Suchergebnisse für "isim interne signale"

Durchsucht Beiträge, Anhänge und Wiki-Artikel.

Forum alle
Zeitraum alle

53 Treffer für isim interne signale Suchergebnisse für "isim interne signale"

Relevanz Datum
  • Thread

    Der vhdl-Schnipsel-Anfängerfragen Thread

    ich direkt noch los werden weil ich sie auch in einem Codefragment gesehen habe. Ich habe ein internes Signal [vhdl] signal xyz : STD_LOGIC_VECTOR(3 downto 0) := "0000"; [/vhdl] a) ist das "Initialilsieren" auch für synthetisierte Hardware gültig? b) wie schreibe ich das in Abhängigkeit mit

    J.H. schrieb: > Ich habe ein internes Signal > [vhdl] > signal xyz : STD_LOGIC_VECTOR(3 downto 0) := "0000"; > [/vhdl] > > a) ist das "Initialilsieren" auch für synthetisierte Hardware gültig? Bei Xilinx ja. Die Inistialisierung

    FPGA, VHDL & Co. ·J.H. · ·65 Antworten

  • Thread

    Variables IODELAY2 und Spartan 6

    ; - Instantiierungen vermeiden, wo immer möglich. also reset <= not locked; - ISIM unterstützt keine Variablen-Ansicht -> verwende für deine beiden Counter Signale; sonst kannst Du nicht im wave-viewer vernünftig debuggen!

    und was sagen dir "internen" Signale in der Testbench? Muss ja einen Grund haben, warum sich nichts tut - zum vereinfachten Simulieren evtl. die Counter nicht so 'weit' zählen lassen; es geht ja nur um die prinzipielle Funktionsfähigkeit

    FPGA, VHDL & Co. ·fred · ·13 Antworten

  • PDF

    DE200610__1_.pdf

    Boy passenden Cartridge führt nungsvervielfacher. fügen.DasProgrammerledigtvierAuf- folgende Bus-Signale der internen • 27programmierbareI/O-Leitungen. gaben: CPU: • 2KByteRAM,hiernichtverwendet. 1. Initialisierung • Adressen: A15bisA0 Für Mikrocontroller-Fans: Via K3 ist NachjedemResetmusszunächstiniti

    in „ekg schaltung aus heft 10/2006“ · Analoge Elektronik und Schaltungstechnik ·