PDIP – N Tube of 25 SN74HC02N SN74HC02N Tube of 50 SN74HC02D SOIC – D Reel of 2500 SN74HC02DR HC02 Reel of 250 SN74HC02DT –40°C to 85°C SOP – NS Reel of 2000 SN74HC02NSR HC02 SSOP – DB Reel of 2000 SN74HC02DBR HC02 Tube of 90 SN74HC02PW TSSOP – PW Reel of 2000 SN74HC02PWR HC02 Reel of 250 SN74HC02PWT CDIP – J Tube of 25 SNJ54HC02J SNJ54HC02J –55 C to 125 C CFP – W Tube of 150 SNJ54HC02W SNJ54HC02W LCCC – FK Tube of 55 SNJ54HC02FK
+85°C 8 Plastic DIP ICL7660ESA -40°C to +85°C 8 SO a) ICL7660AMJA † -55°C to +125°C 8 CERDIP** V+ 74HC03 ICL7660AMTV † -55°C to +125°C 8 TO-99** OPEN-DRAIN OR * Contact factory for dice specifications. MAX1044 7 74LS03 ICL7660 NAND GATESCTOR †* Contact factory for availability. The Maxim ICL7660 meets or exceeds all “A” and “S” specifications. b) V+ OUTPUT ENABLE MAX1044 7 74LS126 OR ICL7660 TRI-STATE BUFFER c) Figure 14a-14c. Shutdown Schemes for MAX1044/ICL7660 ______________________________________________________________________________________ 11 Switched-Capacitor Voltage
character font line,200/1=200lines.Requiredmemorysize=40 • CG RAM not required × 200 = 8000 bytes. 03E8H 2nd graphics layer (8000 bytes) 0000H 1st character layer 2327H (1000 bytes) 03E7H Figure 58. Character over graphics layers Register setup procedure SCROLL SYSTEM SET TC/R calculation C = 44H C =
be used. Gain configuration resistors are readily toggled in and out using low-cost switches from 74HC-series logic, as shown in Figure 4. The gain stage shown has a fast switching time and allows high AC gain but a low DC gain. Figure 4. Inverting Amplifier with Variable Gain Uses Bilateral Switches (74HC4066). C1 R11 R12 R13 R2 RS VCC I/O0 R4 C2 I/O1 R3 Calculating the Gain The gain of the inverting amplifier is as follows: Equation 7. Gain Of Inverting Amplifier. R2 A = − R1 Here R1 consists of the
are Baud Rate Generator Chips such as the AY-5-8116, a more cheaper (and common)alternative is the 74HC4060 14-bit Binary Counter and Oscillator. The 74HC4060, being a 14 bit binary counter/divider only has outputs for some of it's stages. Only Q4 to Q14 is available for use as they have external connections
be used. Gain configuration resistors are readily toggled in and out using low-cost switches from 74HC-series logic, as shown in Figure 4. The gain stage shown has a fast switching time and allows high AC gain but a low DC gain. Figure 4. Inverting Amplifier with Variable Gain Uses Bilateral Switches (74HC4066). C1 R11 R12 R13 R2 RS VCC I/O0 R4 C2 I/O1 R3 Calculating the Gain The gain of the inverting amplifier is as follows: Equation 7. Gain Of Inverting Amplifier. R2 A = − R1 Here R1 consists of the
be used. Gain configuration resistors are readily toggled in and out using low-cost switches from 74HC-series logic, as shown in Figure 4. The gain stage shown has a fast switching time and allows high AC gain but a low DC gain. Figure 4. Inverting Amplifier with Variable Gain Uses Bilateral Switches (74HC4066). C1 R11 R12 R13 R2 RS VCC I/O0 R4 C2 I/O1 R3 Calculating the Gain The gain of the inverting amplifier is as follows: Equation 7. Gain Of Inverting Amplifier. R2 A = − R1 Here R1 consists of the
. VIDE(OPR) = 2 V TO6 VE RANGE (MicroPackage) (Chip Carrier) . PIN AND FUNCTION COMPATIBLE WITH 54/74LS11 M54HC11F1RER CODEM74HC11M1R M74HC11B1R M74HC11C1R PIN CONNECTIONS(top view) DESCRIPTION The M54/74HC11 is a high speed CMOS TRIPLE 32INPUT AND GATE fabricated in silicon gate C MOS technology. It
125 C o Symbol Parameter VCC Unit (V) 54HC and 74HC 74HC 54HC Min. Typ. Max. Min. Max. Min. Max. V IH High Level Input 4.5 2.0 2.0 2.0 V Voltage to 5.5 V IL Low Level Input 4.5 0.8 0.8 0.8 V Voltage to 5.5 VOH High Level VI= IO=-20 A 4.4 4.5
INTEGRATED CIRCUITS DATA SHEET For a complete data sheet, please also download: • The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications • The IC06 74HC/HCT/HCU/HCMOS Logic Package Information • The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines 74HC/HCT595 8-bit serial-in/serial or parallel-out
passed on by the ME to the SIM; refer GSM 11.11 [28]): ETSI 3GPP TS 07.07 version 7.8.0 Release 1998 74 ETSI TS 100 916 V7.8.0 (2003-03) 176 READ BINARY 178 READ RECORD 192 GET RESPONSE 214 UPDATE BINARY 220 UPDATE RECORD 242 STATUS all other values are reserved NOTE: The ME internally executes all commands
Title: Porterweiterung (ISP) mit PC Steuerung Author: Zoltan http://ngrad.bei.t-online.de/ Date: 16.09.03 Purpose: Software: AVR-GCC to compile Hardware: ATMEGA8 (8Mhz) Note: Über ISP gesteuerte Porterweiterung mit Schieberegister je ein 74HC165, 74HC595 Schaltplan siehe: http://www.mikrocontroller.net/attachment.php
are a lot of folks around there) having additional I/O is always welcome. The Parallel method using 74HC573 latches needs a dedicated latch enable per 573 and uses the eight pins of the bus. Cascading is thus difficult. The I C port expander PCF8574 is good but I like to keep things simple and fast. This
No. SED1353F1A S1D13503F01A SED13Ax Series S1D13A0x Series SED1354F0A S1D13504F00A SED13A3F0A S1D13A03F00A SED1354F1A S1D13504F01A SED13A3B0B S1D13A03B00B SED1354F2A S1D13504F02A SED13A4B0B S1D13A04B00B SED1355F0A S1D13505F00A SED1356F0A S1D13506F00A Comparison table between new and previous number of
No. SED1353F1A S1D13503F01A SED13Ax Series S1D13A0x Series SED1354F0A S1D13504F00A SED13A3F0A S1D13A03F00A SED1354F1A S1D13504F01A SED13A3B0B S1D13A03B00B SED1354F2A S1D13504F02A SED13A4B0B S1D13A04B00B SED1355F0A S1D13505F00A SED1356F0A S1D13506F00A Comparison table between new and previous number of
Notethatbusbuffersarerequiredifthebusisheavily × 8 static RAM and the SED1330F/1335F/1336F. loaded. VA0 to VA12 A0 to A12 HC138 A to VA13 to VA15 Y CE1 VCE C V DD CE2 SED1335F/ 6264 SRAM 1336F OE VR/W R/W I/O1 to I/O8 I/O1 to I/O8 Figure 74. Static RAM interface 8.2.2 Supply Current during Display Memory Access The 24 address
pulse of the final load. +5V DAC8512 4 The DAC’s clock input will be pulled high and the counter reset 74HC139 #2 VOUT2 to zero. As was shown in Figure 35, both the 74HC161’s and 16 4 5 8 VCC 1Y0 the DAC8512’s CLR pins are connected to a simple R-C timing 2 circuit that resets both ICs when the power in
Notethatbusbuffersarerequiredifthebusisheavily × 8 static RAM and the SED1330F/1335F/1336F. loaded. VA0 to VA12 A0 to A12 HC138 A to VA13 to VA15 Y CE1 VCE C V DD CE2 SED1335F/ 6264 SRAM 1336F OE VR/W R/W I/O1 to I/O8 I/O1 to I/O8 Figure 74. Static RAM interface 8.2.2 Supply Current during Display Memory Access The 24 address
4V and 4 MHz @ 2.7V. When operating at conditions above these frequencies, the typical old style _74HC_ series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
Sorry - aber ein 74 HC132 ist kein TTL! Versorgungsspannung ab 2V! (allerdings wird dann der Chip wohl echt lahm..... Der Vorschlag mit den MSA - Amps ist schon Prima - ich werde das verfolgen...... obwohl ich
gar nicht (mehr) nötig, weil allein schon durch das Setzen von WGM13-WGM10 = 0111 der TOP-Wert auf 0x03ff gesetzt wird. (10-Bit PWM) Ich will das ICR für einen anderen Zweck nutzen, das kann ich dann doch wohl machen, oder? Danke schon einmal für die Antwort, DetlevT
bekommt man damit 320 Pixel und damit auch 40 Zeichen auf einen Standard-VGA-Monitor. 2.) Mit einem 74HC157 (4-fach 2 zu 1 Multiplexer) und einem 8-Bit Port (z.B. PORTC) kann man Farbe ins Spiel bringen. Der 74HC157 schaltet - gesteuert von MOSI - jeweils vier Bits um (Vorder- und Hintergrundfarbe). Definiert
Vielleicht hilft Dir das weiter: http://focus.ti.com/lit/ds/symlink/sn74hc573a-q1.pdf Gruss, Jan
meine variante: nimm: 74hc595 , (8bit schiebe+latch), 4x , gibt 32 bit, du nimmst 27 davon. am avr 3 pins: clk, data, latch für die hc595. an den pins ca 300 ohm + led , 27 mal. tabelle is wohl ein witz... zb so: (pseudo-code
*LOL* Der AT89C51CC03 ist doch nur gut, wenn mann CAN benötigt. "Für Porterweiterungen nehme ich lieber den 74HC165/74HC595 (weniger Verdrahtungsaufwand)." Wo ist denn da weniger Verdratungsaufwand??? 1.Wenn die Ports
Schnittstelle. 2.Wenn gleichzeitig ein Portpin als Ein- und Ausgang genutz werden muss ist die Lösung mit den 74HC165/74HC595 wohl auch fehl am Platz.
00 00 00 00 > write 2.txt 0 < jetzt funkt's < danke an Roland < > cat 2.txt 00000000: 6a 65 74 7a 74 20 66 75 00000008: 6e 6b 74 27 73 64 61 6e 00000010: 6b 65 20 61 6e 20 52 6f 00000018: 6c 61 6e 64 6e 20 52 6f >[/c] Sobald ich einen weiteren Shell Befehl, egal ob "ls" oder "touch" zusätzlich
Spannungsteiler als Pegelwandler für die SD-Karte durch etwas anständiges zu ersetzen. Z.B durch einen 74HC4050B den ich auch erfolgreich verwende. Kostet nur ein paar Cent.
@Stefan der 74HC244 kann nicht mit 3.3 Volt Betriebsspannung der braucht 5V und geht somit nicht mit dem Board
wahrscheinlich Bedienfehler von mir. Der Parallelport von meinem Rechner scheint die Logikpegel vom 74HC244 @ 3.3V zu verstehen und der 74HC244 verträgt auch den einen höheren Logikpegel von der LPT Seite.
refresh zyklen... die sind böse ... andere alternative... etwas ttl, sram und etwas mehr fläche ;) 74HC4060 einen netten 8 oder 16k sram und einen schnellen latch.. der 4060 kann max 87Mhz ;) weils nachbaubar sein soll... sram der günstig ist.. 3-5e bei 12-50ns zugriffszeit => 20-83Mhz max sampling
sein ;) ich würde sagen 5e für ram, 5e für avr und 5e für den rest (max232,spannungsversorgung,75hc4060,..) viel billiger dürfte es nicht machbar sein... ich bin mal für ein irc meeting... wann ist denn wer von euch so im irc ??? 73
Hi! Ich hatte keine 74ls04, hab einen 74HCT04 genommen. Wichtig: der muss dann aber an 3,6V geklemmt werden ! Hier mal ein Schaltplan: http://avr.auctionant.de/img/avr_ip_cam_74hc04.png Ist bei mir so in Betrieb und
Achtung: 74HC/74HCT -> Vcc an 3.6 bzw Cam Versorgungsspannung anschliessen 74LS -> Vcc an 5V Und immer alle Inputs auf definierte Pegel legen ;) Bye, Simon
für einen ATmega8515 kompiliert (wegen DIP-Gehäuse und ein anderer war gerade nicht da). Werde einen 74HC573 als LevelShifter nötigen. Mal sehen ob mein LCD damit funzt ...
p_sortopt=&page=&p_catalog_max_results=10 gibt's bei conrad... Als Pegelwandler nehme ich den 74HC4050
Hast´n TTL-IC für die Programmer-Schaltung benutzt? Nimma ´nen HC / HCT, der braucht entschieden weniger Saft (1mA statt 95mA).
weggelassen habe (die Inputs sind nach wie vor angeschlossen). Mein uralt-Adapter ist noch mit einem 74LS244 bestückt, braucht um die 25mA. Auch wenn ich 0x03 oder 0x04 auf dem Parallelport ausgebe. Bei Einsatz eines 74HCT244 (HC habe ich leider momentan nicht da) geht der Strom auf weniger als 1mA zurück
per PWM eine negative Referenzspannung am inv. Eingang draufgeknallt. Er macht mit einem TL084 und 74HC4053 einen 3Channel 10bit DAC ... Evtl. nicht doch einen AD5337 (8-BIT DAC 2WIRE I/F DUAL) für 2,53 bei Farnell? Da weiß man was man hat :) Die gibt's auch als 10/12 bit pinkompatibel (je nach Wunsch
beim (nochmaligen schnellen) übersehen, lasse mich aber gerne korrigieren. Im Schaltbild bs-sch-03.zip/bs300-3.pdf wird ein D-Latch 74HC573 vom POD (LA-Eingang) mit Samples "geladen". Mir kommt es vom Konzept her vor, als ob es mehr ein extension Port ist, der hier als LA missbraucht wird. Irritiert
Datenblatt da sind Schaltpläne und die Dimensionierung angegeben. http://www.schurter.de/pdf/e_d/03_fpp.pdf
ohne Probleme. Sämtliche IOs sind galvanisch getrennt (SPI-Bus, serielle ADCs, DACs, digitale IOs: 74HC165/74HC595). Und auch der Remotebus (CAN) ist über Optokoppler. Und natürlich reichlich Masseflächen, Abblock-Cs, Reihenwiderstände und Suppressordioden. Die HV-Kassette ist vollständig geschirmt
Ich vermute mal, Du benutzt gar keinen MC sondern hast nur einen 8Bit-Zähler (z.B. 74HC393). Ohne Programmierung eines MC oder EPROM ist da nichts mit dezimaler Anzeige. Du könntest höchstens gleich einen Dezimalzähler nehmen (74HC390) und dann 7S-Decoder dahinter. Da es hier
über einen switch konstruckt zb für ne 1 brauchst du die 2 rechten segmente also müsstets du 0x03 ausgeben wenn auf pin 1 und pin 2 die entsprechenden segmente angeschlossen sind MISCH ps: noch fragen dann bitte pss: fals der post zu spät kommt ich habe rechtzeitig angefangen war aber