-
Thread
möglichst schonend Drehencoder aus"löten" bzw. tauschen
wichtig wäre mir, wie gesagt, die Leiterplatte maximal zu schonen (Mainboard eines Waldorf Blofeld Synthesizers, angeblich mag dieses längere Lötzeiten nicht so gerne). Im Moment tendiere ich dazu (sofern möglich) die Beinchen der Drehencoder mit einem kleinen Seitenschneider abzutrennen und danach die
Stefan schrieb im Beitrag #6224597: > (Mainboard eines Waldorf Blofeld Synthesizers, angeblich mag > dieses längere Lötzeiten nicht so gerne). Das ist jetzt schon der dritte Beitrag binnen Tagen, der von der schlechten Qualität der Drehgeber im Blofeld-Synthesizer spricht.
-
Thread
Welches IC ist das?
für die hilfreichen Hinweise. ASM1506C passt nicht, das ist eine ganz andere Anwendung (voice synthesizer), auch die Anzahl der Pins passt nicht. Ja, der 16MHz-Quarz ist direkt mit dem IC verbunden. Dann ist es wohl ein Mikrocontroller, oder? Da die Software, die darauf läuft, unbekannt ist, kann
SM1506B: Voice synthesizer Genießen Sie 10 Stücke: https://de.aliexpress.com/item/33043345000.html
-
Thread
Sinus zu CMOS
entsprechendes Top-Level-Design des FPGAs mit Pin-Constraints und Verdrahtung der Takte anzulegen und zu synthetisieren, um zu sehen, ob die konkreten Pins wirklich die gewünschten I/O-Standards unterstützen. Ansonsten hockt man (wie ich in einem früheren Projekt...) pro Musterleiterplatte vier Stunden mit Skalpell
-
Thread
Echtzeit: Matlab vs Python vs Octave vs SageMath vs
Python-Modell ersetzt (dank HLS-Erweiterungen und Transfer per MyHDL laesst sich das elegant in synthetisierbare Hardware giessen). Es ist immer das gleiche, entweder hat man schnell ein Ergebnis mit der Kaufware und es tut, oder man debuggt ewig und ist mit einer eigenen Toolbox schliesslich effizienter
ausgeworfen, die viel Silizium fressen und sich mangels eine optimierten Ansatzes auch nicht mit Synthestricks wie physical resynthesis optmieren lassen. Diese Tools nehmen einem letztlich das Denken nicht ab.
-
Thread
Active-HDL: wie bekomme ich die Waveform angezeigt
Bereiche haben ist das o.k. Ich empfehle auch, gerade in der Anfangsphase, mal zu schauen, was der Synthesizer vom Code verstanden hat. Bei Diamond geht das mit dem Netlist Analyzer. > Simulation sieht auch schlüssig aus. Und was macht die Hardware daus? Synchronisiert sich der Bildschirm schon?
da drin steht … > Ich empfehle auch, gerade in der Anfangsphase, mal zu schauen, was der > Synthesizer vom Code verstanden hat. Bei Diamond geht das mit dem > Netlist Analyzer. Ja, habe ich im Blick, hatte mir Lothar schon mal empfohlen. >> Simulation sieht auch schlüssig aus. > Und was
-
Thread
Themen für wissenschaftliche Arbeiten FPGA, ASIC, VHDL
Anwendungsgebiet für FPGA. Baut doch ein Board mit dem ähnlich dem Project "Radio JOVE" Versuche mittels Synthetic Aperture Reicever" durchgeführt werden können. Das Foto vom schwarzen Loch basiert wohl auf einer ähnlichen Technik: https://radiojove.gsfc.nasa.gov/about.htm https://de.wikipedia.org/wiki/Synthetic_Aperture_Radar
Metastabilität" und "asynchrone Eingangssignale". Du wirst fürs Leben lernen. Oder analysiere, wie der Synthesizer samt nachfolgender Toochain bestimmte VHDL-Sprachkonstrukte in Hardware umsetzt.
-
Thread
Mehrspur-Audiosynthese?
Wie werden z.B. geschwindigkeitsabhängige Motor- und Fahrgeräusche synthetisiert und mit weiteren (Hupe, Bremse) gemischt? Samples in Echtzeit Pitch-shiften? Was braucht man da an Rechenleistung? Gibt es fertige Module, die man mit eigenen Sounds ausstatten kann?
-
Thread
LTSpice Spannungsquelle für Line-Signal
DIE richtige Antwort, kann ich diese Quelle messen ? Es handelt sich dabei um einen analogen Synthesizer. Lg und schon Vielen Dank vorab, ich bin gespannt, was ihr dazu meint. Dok
bezogen auf Noise-Werte, die Eingangsfilter usw. Wenn ich mit einem Multimeter den Ausgabg des Synths Messe, zeigt mir dieser 100kOhm an, ist die Annahme richtig, dass ich dann bei der Spannungsquelle 100kOhm angeben muss ? Lg
-
Thread
Altera DE2-115 mit Cyclone IV - Hardware verhält sich anders als die Simulation (ModelSim)
- Du hast Latches ohne Ende - Du hast kombinatorische Schleifen Darüber hinaus dürfte die Synthese Warnungen ohne Ende ausspucken. Schau' dir die genau an und versuche, sie zu verstehen (und zu beheben).
-
Thread
UKW-Sender Schaltung
200 ma Frequenzbereich: 87 - 108 MHz einstellbar in 50kHz-Schritten quarzstabilisiert durch PLL-Synthese Reichweite: ca. 300 Meter Größe der Platine: 100x75mm" zuletzt bearbeitet: 18.10.2014, 18:40 von Reneke ... Veldhoven Niederlande
-
Artikel
Verilog
Zuweisung kombinatorischer Logik wurde hier die blockierende Zuweisung verwendet. In Bezug auf die Synthese ist zu beachten, dass alle Kombinationen von sel in der case-Anweisung enthalten sein müssen, sonst ist es möglich, daß durch die Synthese ein Latch entsteht. Näheres kann dazu im "Synthesis User's
Simulation. Für Verilog gibt es die folgenden Simulatoren als Open-Source: Icarus Verilog CVER Synthese. Für ausgewählte FPGAs ist auch eine Synthese mit Open-Source-Tools möglich: Yosys Im folgenden wird etwas näher auf die Nutzung mit Icarus Verilog eingegangen. Icarus Verilog. Icarus Verilog ist
-
Thread
ADF4351 - was man daraus machen kann
Phasenrauschen des Endergebnisses der ADF4351 mit seinem Phasendetektor eine Begrenzung darstellt. Alte Synthesizer- Weisheit: je höher die Phasendetektor-Frequenz, desto besser die Qualität der PLL- Synthese. Es gibt aber auch nicht viel Synthesizer-Bausteine die weit über 100MHz Phasendetektor-Frequenz
hier anfangs diskutiert wurden. Bekannt ist mir ein Buch von Ulrich Rohde "Digital Frequency Synthesizers" Eric1
-
Thread
Welche Reglerauslegungs-Methode am Besten mit Octave
you with different control design methods to solve your problem, as PID controller tuning, Hinf synthesis https://www.upsers.review/
-
Thread
FPGA to ASIC?
FPGA hat man aber natürlich massiv mehr Verifikationsaufwand. Wenn das alles durch ist, kommt die Synthese. Dabei werden auch die Teststrukturen für den Chiptest eingebaut. Es folgen Timing- und Powersimulationen (meistens dann nochmal mit Korrekturen im Design) im Wechsel mit Routing-Läufen. Die haben
aehneln, eine Unmenge an Designdaten, von IP-Cores bis kompletten ARM-SoCs, GPUs, im Source, synthetisierbar, inkl. Anleitung. Was muss man da noch klauen? Das 'sharen' wird da einfach etwas relaxter gesehen. Vielleicht zahlt nicht jede Kleinfirma an Anfang ARM-Lizenzen, aber die sind nun sowieso mit
-
Thread
sinnvoll ein defektes Bauteil suchen
Kork wäre es mir in der Tat neu. Vielleicht ist es aber auch kein solcher, sondern irgendwas Synthetisches. Kork als elektrischer Isolator auf Platinen ist zumindest ungewöhnlich. Noch ein paar Gedanken: Im Unterschied zu den meisten anderen Elkotypen ist bei Tantalkondensatoren üblicherweise
wäre es mir in der > Tat neu. Vielleicht ist es aber auch kein solcher, sondern irgendwas > Synthetisches. Kork als elektrischer Isolator auf Platinen ist zumindest > ungewöhnlich. Ich sehe mir das gern genauer an. > Noch ein paar Gedanken: > > Im Unterschied zu den meisten anderen Elkotypen
-
Thread
Integer to STD_LOGIC_VECTOR (nur obere Bits)
Threadersteller und Lothar wohl auch nicht) Probiere ich bei Gelegenheit mal in Simulator und Synthese aus, ob das so "baut".
-
Thread
Wie einen Counter mit JK flipflops in VHDL beschreiben?
q <= std_logic_vector(unsigned(q) + 1) when rising_edge(clk); Da kloppt dir hoffentlich der Synthesizer auf die Finger. Denn einen output Port kann man nicht lesen. Nimm ein lokales Signal zum Zählen und weise das dann dem Ausgang zu. Denn der schreibfaule Stil mit einem zurückgelesenen ouput oder
Lothar M. schrieb im Beitrag #6199329: > Da kloppt dir hoffentlich der Synthesizer auf die Finger. Denn einen > output Port kann man nicht lesen. VHDL 2008 (das der TO offensichtlich benutzt) erlaubt das (und ich find's gut) Lothar M. schrieb im Beitrag #6199329: > Markus
-
Thread
Frequenz und Bandbreite
fachtheorie/bfe_fourieranalyse.jpg oder dieses https://de.wikipedia.org/wiki/Datei:Fourier_synthesis.svg
Wolfgang schrieb im Beitrag #6202830: > reingekommen hier ist ein schönes Spielzeug zur F-Synthese https://www.j-berkemeier.de/Fouriersynthese.html
-
Thread
FPGA überfüllt -> Brauche Hilfe bei der Optimierung.
K. schrieb im Beitrag #6194501: > Leider aber wird mein VHDL-Code in eine riesige Struktur synthetisiert. Dann packe dein komplettes Projekt in eine Zip-Datei und lade sie hier hoch.
#6194579: > Holger K. schrieb: > >> Leider aber wird mein VHDL-Code in eine riesige Struktur synthetisiert. > > Dann packe dein komplettes Projekt in eine Zip-Datei und lade sie hier > hoch. Werde ich sogleich tun.
-
Thread
Arduino Uno / Atmega 328P Sinus PWM
Dann sollte doch der Wikipedia-Artikel ausreichen: https://de.wikipedia.org/wiki/Direct_Digital_Synthesis
Dann sollte doch der Wikipedia-Artikel ausreichen: > https://de.wikipedia.org/wiki/Direct_Digital_Synthesis Erstmal danke für die ganzen Antworten ja da muss ich mich jetzt erstmal rein arbeiten :). Ja Uni deswegen kommt man aber lange nicht weiter nur weil man einen Wiki Artikel gelesen hat der
-
Thread
[VHDL] Komplexität von Prozessen
der Reihe nach irgendwohin. Und wenn der Synthesizer auf dumme Ideen kommt, dann kann das schon passieren. Und /dass/ der Synthesizer auf dumme Ideen kommen kann, kann man sich schon daraus ableiten, was er aus gleichen Beschreibungen macht, die
Vorgaben > in den Constraints macht, dann fängt er einfach irgendwo an und packt > das Zeug vom Synthesizer der Reihe nach irgendwohin. Und wenn der > Synthesizer auf dumme Ideen kommt, dann kann das schon passieren. > > Und dass der Synthesizer auf dumme Ideen kommen kann, kann man sich > schon
-
Thread
Abstimmung mehrkreisiger Cavity-Filter (Topfkreise)
Hallo Michael eventuell kannst du dir das Buch "Handbook of Filter Synthesis" von Zverev besorgen (Unibibliothek o.ä.), dort ist die Dishal-Tuningmethode detailliert beschrieben. Es ist ein generelles Verfahren, welches sich auf praktisch alle Bandpassfilter aus gekoppelten
-
Thread
Frequenzgänge Stereoanlage(n) gesucht
tolle Sache, wenn man das zu Hause -einigermaßen- hinbekommt. "Wummerige" Tiefstbässe aus dem Synthesizer oder dem Computerprogramm... die sind aber auch nicht unbedingt mein Fall.
-
Thread
Kraftstoff einfärben
man das Zeug herbekommt. Sudanrot wird man als Privatmensch nicht bekommen, da nahezu alle synthetischen Azorfarbstoffe auf der Chemikalienverbotsordnung gelistet sind, da Krebserregend und Erbgutschädigend. Eine Kennzeichnung der jeweiligen Behälter dürfte deutlich zielführender sein. Und vorallem
-
Thread
CPLD Clock Probleme XC9572 1Hz 3V3
1; end if; end process; Sec <= std_logic_vector(x); end Behavioral; [/vhdl] synthetisiert auf der Hardware folgendes Zählverhalten: [pre] 0001 0010 0011 0100 0101 0110 0111 1001 <- !!! 0001 <- !!! [/pre] Sobald ich ein Oszi an die Taktleitung zum Messen der Steilheit der
Beitrag #6712361: > Ich bin mir unsicher, ob sich ein asynchroner Zähler über ISE VHDL > synthetisieren lässt. Ich kann das... ;-) Die Toolchain zieht dann zwar jede Warnung, die sie findet, aber trotzdem taktet (ohne viel Aufwand) der Ausgang eines FF das nächste FF. Und es ist einfach jeweils
-
Thread
Welches Vorschaltgerät für UV-C Lampen?
sofort nach dem Einschalten dass Ozon entsteht! Das Ozon reinigt deine Textilien durch und durch. Synthetische Stoffe wie zB Jeans mit Elastananteil gehen ziemlich schnell kaputt, der Stoff reißt auf. Lüften solltest du auch, eben wegen dem Ozon. Inwiefern es die Lampen ohne Ozon gibt weiss ich nicht. Sinnvoll
-
Thread
Initialwert und Reset
richtig, er liest die Reports. Alternativ, das Datasheet über den Aufbau der Logigcells oder den Synthesis Style guide der toolchain. Und naturlich sollte man sich besonders die Warnings mit dem O-Ton "Die tools machen jetzt was anderes als du mglw. gewollt hast" anschauen. Genau dieser O-Ton hat nämlich
-
Thread
80er Sampler Reparatur Strategie
altersbedingten Dinge (kalte Lötstellen, Korrosion, Risse), die bei diesen alten Samplern und Synthesizern Probleme bereiten.. Auf dem Foto ist das nicht zu erkennen, bzw mein Handy bekommt das nicht scharf auf die Nähe.
-
Thread
Wie unterschiedliche Clock-Domains verwenden?
einem AXI-Stream Interface ausstatten möchte. Der Transmitter alleine lässt sich ohne Probleme synthetisieren und funktioniert im FPGA wunderbar. Mit dem AXI-Stream Interface kombiniert ergeben sich aber Timing Violations beim Worst Negative Slack und beim Total Negativ Slack. Jetzt habe ich gelesen, dass
-
Thread
Audioverstärker richtig benutzen
Arduino einfach mal irgendwas abspielen https://create.arduino.cc/projecthub/106958/pwm-sound-synthesis-9596f0 https://www.instructables.com/id/Play-Songs-With-Arduino-Using-ADC-to-PWM-on-Flybac/ https://simple-circuit.com/arduino-wave-audio-player-sd-card/
-
Thread
Welcher FPGA Kit / USB Blaster für den Einstieg in 2020?
oder 30 TTL-IC > zu ersetzen. Das kann man ja machen. Aber eben anders. Statt Kloetzchen im Synthesetool zu verdrahten, schreibt man ein Textfile mit dem was der Block machen soll. Aus dieser Beschreibung erzeugt das Tool dann die "Verdrahtung" im FGPA. Dazu muss man allerdings midestens im Groben
ueber IC13, IC16, IC17, IC15, IC14/15 - sowas wird im FPGA schnell mal mit einer Lookuptable synthetisiert, d.h. die ganzen Gatterlaufzeiten, die das TTL-Grab hat, sind ploetzlich weg. Das muss nicht immer gut sein. Kann sein, dass die fuer die richtige Funktion der Schaltung wichtig sind. Das ist
-
Thread
VHDL: unsigned oder signed in entity
wenn sie mindestens zehn oder mehr Jahre auf dem Buckel haben, weil es könnte ja sein, daß das Synthesetool das Feature "noch nicht" beherrscht. Verwende alles, was dein Werkzeug kann (durchaus auch im Toplevel) und für dein Design nützlich ist.
-
Thread
Shift operation auf Integer vereinfachen
überall dort wo man sie verwendet in slvs > umwandeln wenn man das benötigt. Das haengt vom Synthese Tool ab. Da hilft nur: Ausprobieren und das Resultat ansehen.
conditional Shift, mit dem Cyclone 5 leider zu einem echten MUL (DSP Element), warum auch immer die Synthese sowas macht.
-
Thread
Frage zu virtuellen(?) Clocksignalen
ich mir im Symbolplan irgendwie > anzeigen lassen wo die latches sind? Ich würde mal den Synthese-Report genauer untersuchen. Besonders auch, ob irgendwas "wegoptimiert" wird, weil z.B. keine Defautlwerte angegeben sind und die Toolchain sich einen aussucht, der zu einem "einfacheren" Desgin führt
-
Thread
FPGA - Wie einsteigen?
Simulation zu beschränken. An Anfang kennen die meisten ja nicht einmal den Unterschied zwischen synthetisierbarem und Verifikationscode. Da werden dann fröhlich Testbenches mit GHz-Clockgeneratoren und File-IO synthetisiert. Und blöderweise läuft das Design dann nicht auf dem FPGA, obwohl man es 1:1 vom
Abschnitt, dass du selber das Problem > beschreibst, wenn Anfänger zu spät den eigenen Code synthetisieren > wollen. Es ist glaube ich kein guter Ansatz, sich vom Synthesetool sagen zu lassen, ob der eigene Code synthesefähig ist. Dass man eine File-IO oder after-Statements synthetisieren kann,
-
Thread
FPGA Coprozesser Blöcke werden wegoptimiert
Dual Port Rams sind ja auch Standard in Designs. Es muss also einen Weg geben, das auch dem Synthesewerkzeug beizubringen. Da hänge ich halt gerade dran. Wie gesagt, ich lade heute Abend noch ein paar Infos mehr hoch, damit sich jeder ein genaueres Bild machen kann. Sonst macht die Diskussion keinen
initialen Werten gefüllt sein. Bei FPGA (im Gegensatz zu ASIC) klappt das zum Großteil sogar für die Synthese, da beim Startup auch die (Block)RAM-Zellen mit initialisiert werden. Beispiele wie man das in VHDL hinschreibt finden sich im XST user guide U627 bzw. UG687. Duke
-
Thread
Synth MiniMoog
China. Genau. U-He sind die aktuelle Spitze der Tonstudios in Softwareemulationen von Synthesizern. Ein wichtiger Teil des Sounds machen die Envelopes aus, welche beim Mini clippen und so eine Hold-Stage zwischen Attack und Decay entsteht (AHDSR), die Punch bringt.
* Bob Moog Synthesizer Gott * Miller Puckette DSP Gott
-
Thread
Klasse-D Verstärker - selbstschwingend wirklich so toll?
Uebertragung in jedes Ohr kommt. Es fehlt da noch der digitale Direktanschluss beim Menschen. Nur Synthesizer direkt abgegriffen sind digitale Quellen. Fundiertes Wissen ist welche Art von Klirrfaktoren unangenehmer klingt als andere gleicher Staerke. Unstrittig ist, dass an die kleine Baugroesse
-
Thread
Gleichrichter an Elektrolysezellen
schrieb: >> Die Spannung aber schon. > > Hast du dafür mal ein Beispiel? Elektrolytische Synthese von Alkaliperoxodisulfat.
hinz schrieb im Beitrag #6177941: > Elektrolytische Synthese von Alkaliperoxodisulfat. Danke. Ich habe mir gleich mal diese Seite https://de.wikipedia.org/wiki/Kaliumperoxodisulfat angesehen. Mit Spannung ist hier allerdings die (Sauerstoff)Überspannung
-
Thread
Neue Batterietechnik - habe ich was verschlafen?
. Dort kann man nach Spritsorten unterscheiden, und sollte es mal CO2-freie Sorten geben (wie synthetisches Benzin aus Ökostrom), kann man das entsprechend berücksichtigen.
Dort kann man nach Spritsorten unterscheiden, und > sollte es mal CO2-freie Sorten geben (wie synthetisches Benzin aus > Ökostrom), kann man das entsprechend berücksichtigen. Das halte ich für den viel besseren Weg. Wer so ein großes Auto hat, aber wenig damit fährt, wird dann weniger belastet als
-
Thread
FPGA aus Köln - GateMate
die klassischen Probleme der Software-Entwicklung zugeschlagen zu haben, da muss von seiten yosys-Synthese deutlich mehr Butter bei die Fische. Was gar nicht gut lief: komplexere bestehende VHDL-Designs zu portieren. Kann sich inzwischen verbessert haben, auf jeden Fall hoffe ich, dass aus der LUT-Optimierung
JPEG-Pipelines (Encoder) ausprobiert, musste aber sehr viel auf einem alternativen Weg prozedural synthetisieren, in der HDL-Variante haette das alles nicht auf den absehbar verfuegbaren Chip gepasst. Musste da leider den Stecker ziehen. Was sehr gut aussah, war die eigentliche DSP-Pipeline, Multiplier im
-
Thread
Vorstellungsgespräch - Prüfingenieur EMV, wie vorbereiten?
Ich hatte vor einigen Jahren einen langen Weg, die SW-Schreiber für die Hameg-Synthesizer HM 8134 und HM 8135 dazu zu bewegen, den Ausgangspegel in dBm anzugeben, den einstellbaren Step der Ausgangsamplitude jedoch nur in dB. Hat 2 Jahre gedauert.
-
Thread
CPLD - ATF1502, 5M40ZE64(MAX V) oder LC4032 (ISP Mach 4000)
ein grosser Schritt, den zu zerlegen ist schon OK. Einer der Gründe, wieso ich das Buch "VHDL Synthese" so mag, weil ich mit 74er Logik und Schemas gearbeitet hatte und dieses Buch es geschafft hat mich am richtigen Ort abzuholen. Andere Vorkenntnisse erfordern anderes Lernmaterial.
-
Thread
Daisy: Eingebettete Plattform für Audioprojekte
bereits diverse vorgefertigte Module, wie etwa ein Breakoutboard, ein Gitarrenpedal oder ein Synthesizerbedienfeld zur Verfügung.
-
Thread
Frage zur Berechnung von Gegnkopplung
! Vielen Dank! Die Schaltung wird übrigens im Exponentiator des VCO-Moduls des "Formant Pro Synthesizer" von Elektor verwendet, deswegen versuch ich zu entschlüsseln was man sich dabei gedacht hat und wo die schaltungstechnischen Schwierigkeiten liegen. Lese auch gerade, dass zusätzlich versucht
Beitrag #6162291: > Die Schaltung wird übrigens im Exponentiator des VCO-Moduls des "Formant > Pro Synthesizer" von Elektor verwendet Nein. Ein Exponentialkonverter ist *kein* Differenzverstärker. Auch wenn viele Schaltungen /zwei/ Transistoren verwenden, kann man das im Prinzip auch mit /einem/ bauen