Timerberechnung herangezogen. Aber der berechnete Wert passte nicht. Ursache: für den Mega32 wird als max. Taktfrequenz 8Mhz angenommen, aber der 'normale' Mega32 kann mit 16Mhz betrieben werden, 8Mhz Limit gilt nur für den Mega32L. Wenn der eingegebene Wert über dem max. liegt sollte vielleicht nur das Eingabefeld rot werden und nicht einfach der Wert auf max. limitiert werden. Der OCR1A Wert kann auch direkt als 16Bit Wert in das Register geschrieben werden und braucht nicht auf AH und AL aufgeteilt zu werden (16Bit ist besser lesbar).
hold time AH 20 — — Data set-up time DSW 195 — — Data hold time H 10 — — Read Operation Item Symbol Min Typ Max Unit Test Condition Enable cycle time t 1000 — — ns Figure 28 cycE Enable pulse width (high level) PW 450 — — EH Enable rise/fall time
hold time AH 20 — — Data set-up time DSW 195 — — Data hold time H 10 — — Read Operation Item Symbol Min Typ Max Unit Test Condition Enable cycle time t 1000 — — ns Figure 28 cycE Enable pulse width (high level) PW 450 — — EH Enable rise/fall time
Conditions: VDD = +3V, VSS = 0V, T = - 40ºC to +A85ºC Symbol Parameter (condition) Notes Min. Typ. Max. Units Operating conditions VDD Supply voltage 1.9 3.0 3.6 V TEMP Operating Temperature -40 +27 +85 ºC Digital input pin V IH HIGH level input voltage VDD- 0.3 VDD V V IL LOW level input voltage Vss
Time SP2 l 195 - I N - ns Pins: DB0 - DB7 Data Hold Time HD2 p 10 - - ns Pins: DB0 - DB7 7.3.4. Read mode (Reading data from SPLC780D to MPU) M u T Limit Characteristics S Symbol Min. Typ. Max. Unit Test Condition
(CGRAM): 64 ×8 bits (8 characters ×5×8 dots) - Display Data RAM (DDRAM): 80 ×8 bits (80 characters max.) • Low power operation - Power supply voltage range (VDD): 2.7 to 5.5 V - LCD Drive voltage range (VDD −V5): 3.0 to 13.0 V • CMOS process • Programmable duty cycle: 1/8, 1/11, 1/16 • Internal oscillator
(CGRAM): 64 ×8 bits (8 characters ×5×8 dots) - Display Data RAM (DDRAM): 80 ×8 bits (80 characters max.) • Low power operation - Power supply voltage range (VDD): 2.7 to 5.5 V - LCD Drive voltage range (VDD −V5): 3.0 to 13.0 V • CMOS process • Programmable duty cycle: 1/8, 1/11, 1/16 • Internal oscillator
Simplified outline; (SOT453B). control is forbidden. QUICK REFERENCE DATA SYMBOL PARAMETER MIN. TYP. MAX. UNIT VCC DC supply voltage − 12 − V CC (low) current output signal low − 7 − mA CC (high) current output signal high − 14 − mA d sensing distance 0 to 2.5 0 to 2.9 − mm f operating tooth frequency
Motor supply voltage VBB 50 V Output peak current OPEAK W 20 s 1.75 A Output continuous current O max 1.5 A Logic supply voltage VCC 7.0 V Logic input voltage range V –0.3 to V V IN CC Emitter output voltage VE 1.0 V Allowable power dissipation Pd max Ta=25°C 3.0 W With heat sink 20 W Operating temperature
lines • At least 110 nodes can be connected. QUICK REFERENCE DATA SYMBOL PARAMETER CONDITIONS MIN. MAX. UNIT VCC supply voltage 4.5 5.5 V I supply current standby mode − 170 A CC 1/bit maximum transmission speed non-return-to-zero 1 − Mbaud V CANH, CANL input/output voltage −8 +18 V CAN Vdiff differential
the Absolute Maximum Rating System (IEC 134); see notes 1 and 2. SYMBOL PARAMETER CONDITIONS MIN. MAX. UNIT VDD supply voltage note 3 −0.5 +7 V V supply voltage LCD note 4 −0.5 +10 V LCD Vi all input voltages −0.5 VDD + 0.5 V SS ground supply current −50 +50 mA I,OI DC input or output current −10 +10
mindestens 140ns, warten. Danach E high. Danach D0-D7 setzen und zwischen Setzen und E low müssen t_DSW >= 195ns vergehen. Also dazwischen noch 1us. Und zum Schluss noch eine 1us warten, damit ich t_CYCLE >= 1000ns garantiert erfülle. @Karl heinz Buchegger: *arg* jetzt wo du es sagst. Hab die max. Execution
140ns, warten. Danach E high. Danach D0-D7 setzen und >zwischen Setzen und E low müssen t_DSW >= 195ns vergehen. Also >dazwischen noch 1us. Und zum Schluss noch eine 1us warten, damit ich >t_CYCLE >= 1000ns garantiert erfülle. Ist erstmal korrekt, allerdings kann man das sinvoll vereinfachen.
M: welchen "shiftresiter-baustien" benutzt du? die meisten, die ich gesehen habe, dürfen total mit max. 50mA belastet werden... oder hast du lowcurrent-LEDs?
an 74HC595. Eine LED verbraucht ~7.8mA. Im worst case sind es also ~63mA pro Schieberegister und ~195mA gesamt. Die Datenblaetter, die ich gefunden habe, sagen 70mA absolutes Maximum pro Schieberegister. gruss, bjoern.
BLAU NEGATIV EA E162-NLW * MIT WEISSER (!) LED-BELEUCHTUNG * EXTREM STROMPAREND: LED-STROM AB 15mA (max. 100mA) * LEBENSDAUER FÜR HALBE HELLIGKEIT 20.000~30.000 STUNDEN (t a<40°C) * ZEICHENHÖHE 4,75..12,7mm * ALLE DISPLAYS MIT INTEGRIERTEM KONTROLLER * ANSCHLUß AN 8-BIT BUS (AUCH 4 BIT) BZW. RS-232 ÜBER
> 1) 25 ppm Gain Drift (G = 1) 200 mV Max Input Offset Voltage (AD623A) 2 mV/8C Max Input Offset Drift (AD623A) 100 mV Max Input Offset Voltage (AD623B) 1 mV/8C Max Input Offset Drift (AD623B) common-mode range and can amplify signals that
the Absolute Maximum Rating System (IEC 134); see notes 1 and 2. SYMBOL PARAMETER CONDITIONS MIN. MAX. UNIT VDD supply voltage note 3 −0.5 +7 V V supply voltage LCD note 4 −0.5 +10 V LCD Vi all input voltages −0.5 VDD + 0.5 V SS ground supply current −50 +50 mA I,OI DC input or output current −10 +10
Dual-In-Line Packages (PDIP) - E Suffix 8-Pin 16-Pin 18-Pin 20-Pin DIM Plastic Plastic Plastic Plastic Min Max Min Max Min Max Min Max 0.210 (5.33) 0.210 (5.33) 0.210 (5.33) 0.210 (5.33) A A 2 0.115 (2.92) 0.195 (4.95) 0.115 (2.92) 0.195 (4.95) 0.115 (2.92) 0.195 (4.95) 0.115 (2.92) 0.195 (4.95) b 0.014 (0.356
s. 8.10) mit der Ausnahme von MI_per und MI_max. Die aktuellen VTR1-Daten werden im Menü 1 angezeigt. Die aktuellen VTR2-Daten werden im Menü 15 angezeigt. - 12 - 3. Kesseltemperaturregelung (KTR) --------------------------------- Die gewollte Kesseltemperatur
MAX 1 DACs. The resolution will be approximat64 MAX. The interface circuit is a bipolar IC in a DIP16, SO16, or SO20 package made in an I2L-compatible 18 V process.At power-on all DACs are set to their
SSM2404–SPECIFICATIONS Typical specifications apply At T = +258C.) Parameter Symbol Conditions Min Typ Max Units AUDIO PERFORMANCE Total Harmonic Distortion Plus Noise THD+N @ 1 kHz, with 80 kHz Filter, RL = 100 k , VIN 2 V rms 0.0008 % Spectral Noise Density en 20 Hz to 20 kHz 0.8 nV/√Hz Wideband Noise
Unless Otherwise Specified TJS= -40°C TO T J= 25°C 125°C PARAMETER SYMBOL TEST CONDITIONS MIN TYP MAX MIN MAX UNITS SUPPLY CURRENTS AND CHARGE PUMPS VDD Quiescent Current IDD All inputs = 0V 8.5 10.5 14.5 7.5 14.5 mA VDD Operating Current IDDO Outputs switching f = 500kHz 9.5 12.5 15.5 8.5 15.5 mA VCC
BLAU NEGATIV EA E162-NLW * MITWEISSER (!) LED-BELEUCHTUNG * EXTREM STROMPAREND:LED-STROM AB 15mA (max. 90mA) * ZEICHENHÖHE 4,75..12,7mm * ALLE DISPLAYS MIT INTEGRIERTEM KONTROLLER * ANSCHLUß AN 8-BIT BUS (AUCH 4 BIT) BZW. RS-232 ÜBER INTERFACE * ALPHA: ASCII-ZEICHENSATZ+SONDERZEICHEN+8 EIGENE ZEICHEN
.................................................. PC-A011, PC-A111 Das EVG begrenzt den Strom auf max. 2mA V 5V I max. 2mA 850us • statische Stromsenke (0Hz) .......................................................................... PCA Excel Das EVG begrenzt den Strom auf max. 2mA V 5V I max. 2mA •
s Fig.1 Simplified outline and symbol. QUICK REFERENCE DATA SYMBOL PARAMETER CONDITIONS MIN. TYP. MAX. UNIT VDS drain-source voltage (DC) − − 200 V V gate-source voltage (DC) open drain − − ±20 V GSO D drain current (DC) − − 300 mA Ptot total power dissipation Tamb ≤ 25 °C − − 1 W RDSon drain-source
IH VIL DATA t t t MBH890 HIGH LOW da Fig.4 Bus timing. Table 6 Digital inputs SYMBOL PARAMETER MIN. MAX. UNIT Digital inputs VIH HIGH level input voltage 1.4 − V VIL LOW level input voltage − 0.6 V Timing clk clock frequency − 300 kHz HIGH clock HIGH time 1.67 − s LOW clock LOW time 1.67 − s da shift
LECTR AL CHAICCTERIST ICS T j 25°C, V = INV, unless otherwise noted. PARAMETER CONDITIONS MIN TYP MAX UNITS Switch “Off” Leakage LT1074 VIN ≤ 25V, SW = 0 5 300 A V = V V = 0 (Note 7) 10 500 A IN MAX, SW LT1076 VIN = 25V, SW = 0 150 A V = V V = 0 (Note 7) 250 A IN MAX, SW Supply Current (Note 2) V FB2.5V
telefonica: # traceroute www.yahoo.com traceroute to www.yahoo-ht2.akadns.net (209.73.186.238), 30 hops max, 38 byte pa ckets 1 rtsl-essn-de02.nw.mediaways.net (213.20.55.172) 6.790 ms 6.456 ms 6.935 m s 2 rmwc-essn-de02-gigaet-0-0-0.nw.mediaways.net (213.20.53.162) 7.632 ms 6.26 1 ms 6.479 ms 3 rmwc-dsdf-de02-so-0-2-2-0.nw.mediaways.net (195.71.254.213) 7.299 ms 8.498 ms 7.119 ms 4 rmwc-brln-de01-so-0-0-0-0.nw.mediaways.net (195.71.254.225) 17.901 ms 16.6 62 ms 17.166 ms 5 So5-1-0-0-grtparix1.red.telefonica-wholesale.net
min/63ms factory setting REPEATABILITY b0.1% of full scale LINEARITY b0.2% of full scale RESOLUTION max. spanvalue- min. span* 4000 PROTECTION IEC IP65 TEMPERATURE DRIFT b2% of final value TEMPERATURE WORKING -14°F to +158°F RANGE STORAGE -40°F to +185°F HOUSING MATERIAL 303 Stainless steel TRANSDUCER
dem Gleichrichter (remse fällt schneller ab) schalte. Nur scheinen die Relais/Schütze probleme mit 195 VDC zu haben. Liegt das wirklich am Funken und dem einseitigen Materialtransport? Gruss Wolfgang Beispiel (aus Datenblatt von Finder Koppelrelais): Max. Dauerstrom/max. Einschaltstrom A: 6/10 Nennspannung/max. Schaltspannung V AC: 250/400 Max. Schaltleistung AC1 VA: 1.500 Max. Schaltleistung AC15 (230 V AC) VA 300 1-Phasenmotorlast, AC3 - Betrieb (230 V AC) kW 0,185 Max. Schaltstrom DC1: 30/110/220V
Dual-In-Line Packages (PDIP) - E Suffix 8-Pin 16-Pin 18-Pin 20-Pin DIM Plastic Plastic Plastic Plastic Min Max Min Max Min Max Min Max 0.210 (5.33) 0.210 (5.33) 0.210 (5.33) 0.210 (5.33) A A 2 0.115 (2.92) 0.195 (4.95) 0.115 (2.92) 0.195 (4.95) 0.115 (2.92) 0.195 (4.95) 0.115 (2.92) 0.195 (4.95) b 0.014 (0.356
übergangsbedingungen (der von dir gewählten flipflops) reicht aus; und das kann man per hand machen. 15min max... pumpkin
Ich würd zum Schieberegister (z.B. 3 * 74HC195) raten da spart man sich das Dekodieren und die Schaltung wird einfacher. Aber bloß nicht vergessen, die Tasten zu entprellen (RC-Glied mit Schmitt-Trigger) ! Oder man programmiert nen ATtiny2313
TTL Gate and 100 pF (unless otherwise noted). 1.8-volt 2.7-, 2.5-volt 5.0-volt Symbol Parameter Min Max Min Max Min Max Units fSCL Clock Frequency, SCL 100 100 400 kHz tLOW Clock Pulse Width Low 4.7 4.7 1.2 µs tHIGH Clock Pulse Width High 4.0 4.0 0.6 µs tI Noise Suppression Time (1) 100 100 50 ns tAA
Address hold time tAH 20 — — Data set-up time tDSW 195 — — Data hold time tH 10 — — Read Operation Item Symbol Min Typ Max Unit Test Condition Enable cycle time tcycE 1000 — — ns Figure 26 Enable pulse width (high level) PW EH 450 — — Enable rise/fall time
Amp IA Designs RG 1 8 RG Available in 8-Lead DIP and SOIC Packaging –IN 2 7 +VS Low Power, 1.3 mA max Supply Current +IN 3 6 OUTPUT EXCELLENT DC PERFORMANCE (“B GRADE”) –VS 4 AD620 5 REF 50 mV max, Input Offset Voltage TOP VIEW 0.6 mV/8C max, Input Offset Drift 1.0 nA max, Input Bias Current 100 dB
Figure 28 : Reducing PowerDissipation with Dropping Resistor. V O V XX + VZ1 R = V (min) VXX − VDROP(max) IO(max) Id(max) Figure29 : Remote Shutdown. 19/25 L7800 Figure30 : Power AM Modulator(unityvoltage Figure 31 : AdjustableOutput Voltage with gain, I o 1A). TemperatureCompensation. V = V (1 + R 2)
Interface Interface EPROM DECEMBER2000 ▯ DIGILAB 1Kx208 MANUAL Chapter ▯ 2EWDLQLQJ▯<RXU▯/LFHQVH▯)LOH▯ The MAX+plus II BASELINE software is a free, entry-level version of the Altera MAX+plus II programmable logic development system. In order to use MAX+plus II BASELINE you need to request a license and register
±1% –40°C ±2.5% ±3.5% ±1% –55°C ±2.5% ±3.5% ±1% Acquisition Time from Cold Start Acquisition Time (max.) 30 µs fVCO ≤ 40 MHz Acquisition Time (max.) 80 µs fVCO > 40 MHz Power Consumption Analog Supply Power (max.*) 6.9 mW per PLL Digital Supply Current (max.) 7 µW/MHz Duty Cycle 50% ±0.5% 5% input period
Rev.C Electrical Characteristics (TA= 25°C unless otherwise noted) Symbol Parameter Conditions Min Typ Max Units OFF CHARACTERISTICS BV DSS Drain-Source Breakdown Voltage VGS = 0 V, D = 250 µA 30 V IDSS Zero Gate Voltage Drain Current VDS = 24 V, VGS 0 V 1 µA TJ=125°C 10 µA IGSSF Gate - Body Leakage, Forward
C 3 5 5 b 4 R R R r V D - 8 7 N U R i C 5 G 3 2 p Abmessungen BxHxT / dimensions WxHxD 238 x 117 x 195mm V V C 3 i 1 r R b 1 + K t 9 0 e K 2 1 m 8 R R m o 7 3 i Gewicht/weight 5,4 kg 3 3 1 V . E 2 T C C 7 R 2 V R V 1 4 4 1 R 4 1 X X R 7 2 4 1 6 - + Inbetriebnahme C + - 1 1 2 3 4 - + 9 0 V Vor der ersten
oscillator and DC-DC voltage converter reduce the number of external components. FEATURES Support max. 128 x 80 matrix panel Power supply: VDD=2.4V - 3.5V VCC=8.0V - 16.0V OLED driving output voltage, 14V maximum DC-DC voltage converter Segment maximum source current: 300uA Common maximum sink current
(CGRAM): 64 ×8 bits (8 characters ×5×8 dots) - Display Data RAM (DDRAM): 80 ×8 bits (80 characters max.) • Low power operation - Power supply voltage range (VDD): 2.7 to 5.5 V - LCD Drive voltage range (VDD −V5): 3.0 to 13.0 V • CMOS process • Programmable duty cycle: 1/8, 1/11, 1/16 • Internal oscillator
