Suchergebnisse für "synth*"

Post Map Simulation - Lattice / Active HDL

so wie du es geschildert hast? Nur die Signalnamen innerhalb des Moduls haben sich durch die Synthese und das Mapping wahrscheinlich geändert.

use entity work.Name(behavioral)"zu "use entity work.Name(structural)" ändern (Modul liegt nach Synthese im .vho File als structural vor). Danke für die Hilfe

FPGA, VHDL & Co. ·Till V. ·12.07.2019 09:44 ·9 Antworten

FFT Analyse Phasenlage und Gruppenlaufzeit berechnen

RC-Glied 1:1 zu simulieren (in der Zeitebene)? Aber es ist schon mal gut zu wissen, dass der Synthese-/Analysepart funktioniert. grüsse

Digitale Signalverarbeitung / DSP / Machine Learning ·Zombie ·23.06.2019 21:29 ·9 Antworten

Verstärker 1-1500MHz 1Watt

, eine Integer-PLL, z.B. auf Basis eines ADF4351, zu verwenden, deren Referenz durch einen DDS-Synthesizer geliefert wird. Damit würde man die Integer Boundary Spurs der Fractional-PLL bzw. Störtöne der DDS vermeiden, und könnte gleichzeitig eine hohe Frequenzauflösung erreichen. Dem DDS-Synthesizer

Phasendetektor ist einfach zu nahe am VCO der ja bei > diesen Lösungen direkt mit auf dem Synthesizer-Chip aufgebaut > ist. Den Verdacht habe ich allmählich auch. Diese Einchiplösung scheint ein für mich ungeeigneter Kompromiss zu sein. Es gäbe ja jetzt noch die Möglichkeit für Oszillator

HF, Funk und Felder ·Ralph B. ·04.01.2020 18:35 ·251 Antworten

welches Laptop brauche ich?

Problem. Ein MSP430-Softcore (Neo430) ist mit Quartus 2 in 30 Sek. für einen Altera Cyclone synthetisiert. Für grössere Projekte habe ich zu Hause aber noch einen ESX-Host mit diversen Gastsystemen zur Verfügung (z.B. Coin-Miner auf FPGAs). Das brauche ich aber unterwegs nicht und zu Hause auch

PC Hard- und Software ·Christian S. ·25.06.2019 04:10 ·43 Antworten

Interne Signale fuer Simulation sichtbar machen

Für die Synthese oder für die Simulation? Für die Simulation gibt es seit VHDL 2008 "hierarchical names": https://www.doulos.com/knowhow/vhdl_designers_guide/vhdl_2008/vhdl_200x_ease/#hierarchicalnames Sonst

FPGA, VHDL & Co. ·Mark W. ·21.06.2019 11:28 ·4 Antworten

Verilog-Simulatiion mit Verilator

- Gibt's bei Verilator irgendwelche Ueberraschungen zu erwarten, also sowas wie: Simulation ok, Synthese-Ergebnis rechnet falsch (weil man wieder irgendwo eine implizite Konversion stehen hat)?

Simulationsmodelle lagen > wohl alle vor. Ja, genau das wird gemacht. Aber Verilator möchte wie gesagt _synthesefähigen_ Code haben, und die Post-Synthesis-Modelle sind anscheinend nicht synthetisierbar. GHDL hingegen versteht auch reine Simulationsmodelle.

FPGA, VHDL & Co. ·Vancouver ·06.11.2019 09:02 ·10 Antworten

Hilfe für Code - VHDL

dann optimier ich noch den Takt weg. Aus Spaß mal eine Variante ohne Takt, glitch free und synthetisierbar. Nicht das es irgentwie sinnvoll wäre, war aber interessant :)

aus (wie z.B. EMV-Spikes im Anhang ab Cursor, wo der 1 Euro-Eingang Störungen abbekommt)? > synthetisierbar Damit ist das Spiel aber noch nicht gewonnen, denn man kann sogar ganz problemlos eine kombinatorische Schleife synthetisieren. Manche machen das, ohne es zu wissen. nfet schrieb im Beitrag

FPGA, VHDL & Co. ·Martin ·11.07.2019 16:48 ·25 Antworten

Rechtecksignal mit Anstiegszeit < 1 ns für Oszi- und Tastkopf-Tests

Speisespannungs-Impulse mit Leistungen im MW-Bereich und Impulsdauern von einigen hundert ns hergestellt. (synthetische Laufzeitleitung aus L und C, H2-Thyratron als Schalter für > 6kV)

HF, Funk und Felder ·Holger H. ·04.01.2020 17:50 ·49 Antworten

Absolutwert von parallelen Daten

std_logic_unsigned bringst du doppelte Definitionen ins Spiel, die zu eigenartigem Verhalten des Synthesizers führen können...

FPGA, VHDL & Co. ·Mark W. ·15.06.2019 20:52 ·9 Antworten

4-Bit-Register in VHDL

change the instantiation. If this entity represents Intel FPGA or third-party IP, generate the synthesis files for the IP.

FPGA, VHDL & Co. ·Phill ·26.06.2019 15:36 ·13 Antworten

Genaue und schnelle Frequenzkorrektur in Echtzeit

www.youtube.com/watch?v=NKDHRpmG4rk (leider auch mit Werbung vorher, lohnt aber -auch wegen des Synthies!) Wo andere mit Vibrato schmieren, von unten reinkommend die Höhe suchen oder gar mit Autotune nachhelfen, setzt sie einfach den Ton kerzengerade hin, ein paar Cent schwebend über der Notenlinie

Bazar - Ti sento (1986) HD 0815007" > (leider auch mit Werbung vorher, lohnt aber -auch wegen des Synthies!) > > Wo andere mit Vibrato schmieren, von unten reinkommend die Höhe suchen > oder gar mit Autotune nachhelfen, setzt sie einfach den Ton kerzengerade > hin, ein paar Cent schwebend über der

Digitale Signalverarbeitung / DSP / Machine Learning ·Franzerl ·22.06.2019 18:37 ·30 Antworten

IIR-Filter mit verschwindendem Fehler

Abstand zum Real-Wert ist dann maximal temporär 1 digit. Mache ich seit X Jahren in all meinen Synthies und vielen Integer-basierten Rechnungen im FPGA so.

Mikrocontroller und Digitale Elektronik ·Walter T. ·12.06.2019 11:53 ·15 Antworten

Bilder in den SDRAM in VHDL schreiben

eines .tcl-Scriptes) VHDL (Quell-) Code erzeugen, der das Bild als ROM synthetisiert.

. mit Hilfe eines .tcl-Scriptes) VHDL (Quell-) Code > erzeugen, der das Bild als ROM synthetisiert. Und wie geht es? Oder kannst du bitte noch konkreter sein?

FPGA, VHDL & Co. ·Yann B. ·15.07.2019 10:02 ·69 Antworten

Wie sicher ist die Bitstream-Encryption Xilinx?

den M1-Source anpassen und kompilieren, das FPGA-Design (auch open-source) mit dem Kompilat synthetisieren und mit dem geleakten AES-Key wieder encrypten. Dann ist das FPGA zufrieden und man hat eine Backdoor eingebaut. >> Dann braucht man den bitstream nicht reverse engineeren. > > Ist das

und mit dieser map, > kann man das ROM ersetzen. Eventuell würde sich je nach Version des Synthese-Tools, Settings oder kleinen Anpassungen am Design die Lage der BRAMs ändern, weshalb es vlt doch nicht ganz einfach ist ... aber evtl könnte man im bitstream dann die ROM-Teile zusammensuchen, wenn

FPGA, VHDL & Co. ·Mampf F. ·12.06.2019 14:35 ·30 Antworten

Retiming benutzen?

. Doch, das geht schon. Du kannst einzelne IPs separat und mit unterschiedlichen Settings synthetisieren! Das Synthese Produkt kannst du dann in einem uebergeordneten Design (z.B. dem Toplevel) einfach einbinden. Hat natuerlich den Nachteil, dass das Synthesetool nur ueber einen Core optimieren

Quartus schreibt dazu: "Specifies that Quartus should perform physical synthesis optimizations on registers, specifically allowing register retiming, during synthesis and fitting to increase circuit performance." Also sowohl Synthese als auch P&R.

FPGA, VHDL & Co. ·FPGA zum Spass ·10.06.2019 12:10 ·9 Antworten

Verilog bedingte Zuweisung

Prozessen benutzen, d.h. man musst das nicht mehr in if/then/else übersetzen. Siehe http://www.synthworks.com/papers/VHDL_2008_end_of_verbosity_2013.pdf Slide 9. Welche Lösung übersichtlicher ist, sei dahin gestellt.

für einen schlampig formulierten Codefetzen. Hast du mal probiert, ob dieser Code simuliert und synthetisiert?

FPGA, VHDL & Co. ·freduardo ·12.06.2019 12:46 ·12 Antworten

Neuer EraSynth 12.5MHz - 6.4 GHz

Fuer die, die's interessiert .. Ein neuer EraSynth 12.5MHz - 6.4 GHz mit 1Hz Aufloesung und LCD ist fuer jetzt 189$ zu haben. Ich hab die Vorgangerversion und bin sehr zufrieden damit. Diese ist nun auch bestellt.

HF, Funk und Felder ·Dampfheuler ·05.06.2019 22:45 ·0 Antworten

Ethernet Schaltung

Schaltplänesammlung bekannter Foren an. Die machen das auch nicht anders. Z.B. Der RK651 von Siemens auch mit Synthesizer-ICs etc. Mindestens 5 Seiten. Aber ein Block-Übersichtsschaltplan, damit man zumindest eine grobe Vorstellung davon bekommt, was hinterher auf den Detailansichten zusammenpasst. ciao gustav

Mikrocontroller und Digitale Elektronik ·Leopold N. ·12.06.2019 07:51 ·103 Antworten

Verpasst Deutschland auch die Entwicklung Mikrofluidik ?

Medizin gegen fast alle Krankheiten und andere irreversible Schäden. Nanobots, spezielle Stoffe, Synthesen die interessante Materialien herstellen können. Zum Beispiel selbstheilende Oberflächen, künstliche Bioorganismen, hocheffiziente Plastikzersetzung, Wasserentsaltzungsanlagen etc.., Biofabriken ohne

um die Miniaturisierung der Flüssigkeitengemisch, Sensoren auf chemische Reaktionen, Zellzucht, Synthese, etc. Es wird mindestens genauso ein Milliardengeschäft sein wie mit Prozessoren und Elektronik. Ganz einfach weil die Evolution bereits mit Mikrofluids arbeitet und der Mensch nur abzugucken braucht

Offtopic ·Zeitjäger  . ·21.06.2019 10:55 ·27 Antworten

Tonerzeugung und Klangformung mit wenig Rechenbedarf

wirken sich aber auf die lokale Amplitude aus und damit auf nachgeschaltete nichtlineare Stufen in Synthesizern. Begrenzer z.B. können damit flexibel angesteuert werden. Im Beispiel wurde die zweite Oberschwingung (Abgriff bei n/2) positiv - und die dritte Oberwelle (Abgriff n/3) negiert rückgeführt, um

gesehen hätte auch eine höhere Auflösung und ein Drehregler gereicht. Andererseits: der Poly 61 Synth klingt sehr gut und hat nützliche Arpeggiatior-Goodies - und macht so die etwas eingeschränkte Situation einigermaßen wett. (https://www.youtube.com/watch?v=LTrk4X9ACtw)

Digitale Signalverarbeitung / DSP / Machine Learning ·J. S. ·04.11.2024 10:07 ·19 Antworten

VHDL Pull Up Simulation

H' eben nicht '0' ist kann ich damit arbeiten. Ich habe aber ein schlechtes Gewissen für die Synthese, dort würde ich lieber Variante 1 nehmen. Die bekomme ich aber wie gesagt nicht simuliert, weil die TB ein H treibt. Was tun?

vhdl] if (signal_in = 'H') then -- Variante 3 [/vhdl] Und damit käme zumindest mal der Vivado-Synthesizer gut zurecht, weil er naheliegenderweise 'H' wie '1' behandelt. Jetzt musst du nur noch das Handbuch deines Synthesizers lesen, um dort die selbe Passage zu finden...

FPGA, VHDL & Co. ·FPGA zum Spass ·06.06.2019 00:56 ·9 Antworten

Neuer ARM-Prozessor vorgestellt: Cortex-A77

kleine Roboter bauen möchte, die nicht viel Strom verbrauchen bzw. mit Blick auf Auto-KI. Bei Synthesizern gibt es schon ganz gute mit Batterieantrieb für 5 Stunden. Außerdem hat man bei den Synthesizern auch schon sehr gute Modulsysteme (https://www.youtube.com/watch?v=vGulshbrZHU,) als Software in

Mikrocontroller und Digitale Elektronik ·Christoph B. ·10.08.2019 12:30 ·55 Antworten

Frequenz durch 2,5 teilen

documents/2diomult.html http://www.wenzel.com/documents/circuits1.htm In früheren Messender/Synthesizer Schaltungen von R&S und HP fanden sich auch oft ähnliche Methoden. In diesen Frequenzzählern und hochstabilen Frequenzstandards wie z.B. HP105A wurde das auch so gemacht weil dort ein hochwertiger

HF, Funk und Felder ·Knut der niedliche Eisbär ·02.06.2019 17:10 ·36 Antworten

Rezension: Odys My Book 14 unter Ubuntu

Anwendungen (LibreOffice, Firefox, Thunderbird) Musescore: ein Notensatzprogramm, welches über SW-Synthesizer auch "richtig" Musik ausgeben kann (bei 20 Instrumenten kommt da schon Prozessorlast zusammen), Avidemux zum Schneiden/Transcodieren von Videos, diie hier üblichen "on Topic"-Themen: gcc,

PC Hard- und Software ·Ingo W. ·08.08.2020 15:53 ·35 Antworten

Audio Verstärker IC für Plattenspieler gesucht

Grund seiner "Ungenauigkeiten" sehr beliebt war und ist. Ohne diesen Einfluss hörten sich die Synthesizer fade an. Simulieren läßt sich das heute noch nicht so richtig. Es wurden daher diese diese Ungenauigkeiten mit sehr guten Meßgeräten aufgezeichnet und werden digital hinzugemischt. Dank moderner

Analoge Elektronik und Schaltungstechnik ·Bernd ·27.11.2019 21:21 ·87 Antworten

Audio ADCs DACs nachbauten von Cirrus Logic

Glaube ich nicht. Es hat wohl damit angefangen, dass Behringer aka Music Tribe preiswerte polyfone Synthesizer auf den Markt bringen wollte. Im unteren Preissegment geht sowas nur, wenn man die Funktionalität in ICs packt und gleichzeitig hohe Stückzahlen in den Markt bringt. Damals wurde bekannt, das Behringer wieder eine Auswahl der CEM Chips fertigen möchte, die ja in den 80 in etlichen Synthesizern für die Klangerzeugung maßgebend waren. Genau diese Chips findet man jetzt auch bei CoolAudio. Dazu noch eine gewisse Anzahl von ICs, die wohl essentiel für ihr Produktfolio sind und zugleich bisher

Analoge Elektronik und Schaltungstechnik ·Markus ·26.05.2019 13:16 ·6 Antworten

Selbständigkeit - Team für Startup finden

hochgelobte Choren-Verfahren zur supergünstigen usw. Übriggeblieben ist davon irgendein Generator für Synthesegas. Und noch ein Beispiel, allerdings für etwas, das nicht wirklich gebraucht wurde: Flowtex. Vor diesem Hintergrund würde es mir schwerfallen, undsoweiter. Viel Glück!

Ausbildung, Studium & Beruf ·A. G. ·02.06.2019 12:48 ·107 Antworten

RAM-Bits im FPGA effektiv nutzen

RAMs auch gerne 32er MODE mit 72Bits. Ausdrücklich auszuwählen braucht man das aber nicht. Die Synthese wählt das selber aus. Es gibt nur eine Besonderheit mit der Einteilung bei gleichzeitigem Zugriff, die man im Hintzerkopf haben sollte: In der 16er-Konfiguration können beide eines 32ers unabhängig

die FFs werden ja von etwas gespeist), dann kommt man auf die Rechenbandbreite. Für den erwähnten Synthie sind das um die 3500 Multiplikationen, Additionen und Vergleiche bei 200MHz. Ein PC-Prozessor kann manches in einem Schritt, hat bis zu 8 Cores aktiv und schafft 4MHz. Trotzdem wären es auch wieder

FPGA, VHDL & Co. ·Michl ·28.05.2019 00:40 ·9 Antworten

Interpretation Synthese report

eingegeben (2 bis 6 bit). Dabei sind in der Synthese auch 2 bis 6 LUT's rausgekommen, soweit wie erwartet. Im Synthesereprt steht unter Punkt 1 "Slice Logic" auch diese Zahl an LUTs. Merkwürdig wird es jedoch unter Punkt 7 "Primitives". Dort werden

Genaugenommen ist das keine Frage der Synthese, die allein die Umwandlung Hochsprache -> Logigleichungen vollzieht; sonder Aufgabe des Map/Fit, also dem Tool nach der Synthese das die Logikgleichungen optimiert auf die Hardware-elemente des FPGA

FPGA, VHDL & Co. ·Erik M. ·28.05.2019 16:44 ·24 Antworten

einstellbaren 48-52kHz Sinus erzeugen,

(gefühlt) kann man ignorieren? Oder anders ausgedrückt, bekommt man das überhaupt warnungsfrei synthesiert? Ich kann die ganz bösen Purschen schon erkennen, aber manchmal ist das merkwürdig. Zum Beispiel kommt kein Fehler, wenn das TOP Modul Netze aus dem ucf nicht definiert. Das ist ganz böse, wobei

ignorieren? Einige bis viele. > Oder anders ausgedrückt, bekommt man das überhaupt warnungsfrei synthesiert? Nein. Ich schaue inzwischen nur noch nach: - Unassigned signals (871) - Unwanted Latches (737) - Unassigned signals (653) - Internal tristates (2042) - Combinatoric loops (2170) - Vector

FPGA, VHDL & Co. ·Jonas B. ·03.06.2019 10:27 ·56 Antworten

China NanoVNA - Erfahrungen?

100k bis 3G gesweept wird nun nur ein Ausschnitt gespeichert? Das ist sicher nicht der Fall; der Synthesizer wird schon von f1-f2 durchgestimmt, die Software ermittelt dazu für jede einzustellende Frequenz die Faktoren m und n für Multiplikator und Teiler der XO-Frequenz. Ganz habe ich das Messprinzip aber auch nicht verstanden, zB warum man an Port 2 auch einen Synthesizer braucht. Andererseits habe ich mal an Port 2 einen Quarzoszi 28.125MHz gehängt, da waren schön Grundwelle + Oberwellen zu sehen, und eine Menge Spurious Nebenwellen, ohne dass Port 1 angeschlossen

HF, Funk und Felder ·Max G. ·14.11.2023 12:18 ·280 Antworten

VHDL programmieren Grundlagen

wait; > > end process; > > end architecture; Ist das etwa alles so auf einem FPGA synthetisierbar? Der FPGA wird so wohl kaum auf einem Display "Hello World" anzeigen.

Gästchen schrieb im Beitrag #5872164: > Ist das etwa alles so auf einem FPGA synthetisierbar? Da wäre ich skeptisch :-)

FPGA, VHDL & Co. ·Carl ·19.04.2020 10:50 ·74 Antworten

Literatur Funktionsweise uC & uP

: Prozessorarchitektur, Optimierungs-Schalter, debug-evel etc. über "Compiler / Backend / Synthesephase" https://de.wikipedia.org/w/index.php?title=Compiler&section=9#Backend_(auch_%E2%80%9ESynthesephase%E2%80%9C) gehts zur "Codegenerierung": https://de.wikipedia.org/wiki/Codegenerator

Mikrocontroller und Digitale Elektronik ·Mirco G. ·24.05.2019 08:54 ·34 Antworten

Anwendungen fuer 64GB RAM

VHDL-Synthese. Da kann man auch 250 GB voll bekommen.

PC Hard- und Software ·Boris Bukowski ·27.05.2019 13:18 ·46 Antworten

Ich möchte bitte mal eine Core compilieren mit Quartus 18.1 Lite

Nutz besser die fertige Datei. Warum ist das öde? Es ist genauso öde, einfach auf Synthese zu klicken. Wenn du Pech hast wurde nur das .sof erstellt und du musst es noch konvertieren. Also nutz besser die fertige Datei.

FPGA, VHDL & Co. ·Peter B. ·21.05.2019 06:45 ·11 Antworten

LambdaSpeak 3 für Schneider CPC

github.com/lambdamikel/LambdaSpeak3 hinweisen. LambdaSpeak 3 bietet: - einen DECtalk Sprach-Synthesizer - eine DECtalk basierte Emulation des Schneider SSA1 und DKtronics Sprachsynthesizers - eine Reimplementation des SSA1 und DKtronics Sprachsynthesizers mit echtem retro SPO256-AL2 Sprachchip

Projekte & Code ·Michael W. ·16.12.2019 17:00 ·4 Antworten

Digitales Audio (SPDIF) in HDMI Audio-Stream

für eigene Zwecke, aber nicht als Produkt. Teile davon sind als 8-Kanal-Output für mein Pyratone-Synth-Projekt realisiert. Wie du aber schon angedeutet hast, muss man als offizieller Anbieter Mitglied im HDMI-Club sein und kräftig zahlen. Sehr kräftig, wie ich in Erfahrung bringen konnte. Dergute

Digitale Signalverarbeitung / DSP / Machine Learning ·Pe M. ·25.12.2019 21:57 ·21 Antworten

Iverilog: Standardwert bei Registern möglich?

Reset-Puls für die Initialisierung benötigt hat. Ohne Reset lief er weder in der Simulation noch in der Synthese korrekt an.

FPGA, VHDL & Co. ·Sigint 112 ·19.05.2019 14:15 ·9 Antworten

VHDL Denken-wie?

das größte Problem, dass in den VHDL-Büchern zu wenig auf den Unterschied zwischen Simulation und Synthese eingegangen wird. In den Büchern wird immer versucht, die Sprache so allgemein wie möglich zu erklären und das führt zur Vermischung der Simulationsbefehle mit den eigentlichen Synthesebefehlen

größte Problem, dass in den VHDL-Büchern zu > wenig auf den Unterschied zwischen Simulation und Synthese eingegangen > wird. Genau darum mag ich das Buch "VHDL Synthese" von Reichard und Schwarz. Erst damit begriff ich, was ich da mit *HDL eigentlich tue. Später im Leben braucht es dann noch andere

FPGA, VHDL & Co. ·Fred ·03.11.2019 15:51 ·151 Antworten

Verlustleistung minimieren durch Reset

Die Clock muss aus sein. Power sparen tut man mit: - automatischem Clock Gating durch Synthese (nicht verwechseln mit "Auto Gated Clock Conversion") - Power Switches für einzelne Teile - weniger Gatter - Reset bringt nur etwas, wenn sich viele Werte stetig ändern (der Switching Factor ist

schrieb im Beitrag #5844646: > Power sparen tut man mit: > - automatischem Clock Gating durch Synthese (nicht verwechseln mit "Auto > Gated Clock Conversion") > ... > - weniger Gatter Weniger Gatter ist nicht möglich. Von automatischem Clock Gating habe ich noch nichts gehört. Gibt's das auch

FPGA, VHDL & Co. ·dono ·06.06.2019 19:10 ·15 Antworten

ESP32 A1S Eval

hatte z.B. SD Karten Zugriffe gehört. Ja das Rechenwunder findet kein Ende =) In der Richtung Synthesizer Projekte kann man auch echt viel machen. Wie bist du auf die Stats gekommen?

Gerade habe ich auf Github ein Synthesizerprojekt mit dem Board entdeckt: https://github.com/marcel-licence/esp32_basic_synth Vielleicht können Codebeispiele für die Treiber daraus nützlich sein.

Mikrocontroller und Digitale Elektronik ·Salvus M. ·28.03.2023 00:12 ·173 Antworten

SChmierfett-Öl, Trockenschmiermittel etc. was wird wo benutzt

Spritzennadel als 'Ölspritze/-geber' umgebaut. Paraffinöl,Nähmaschinenöl,Reinigungsöl,Motoröl dick,synth.Motoröl dünn, WD-40 und 'Transmax'(Hydrauliköl). Und in 10-20ml Spritzen noch Fette und Dichtungsmassen, uvm. Dasselbe gilt für Lösungsmittel. Die hab ich in 'Leibwächter'-Fläschchen drin.

Gründen zugesetzt werden. Keineswegs ist das gesamte Öl "Bio"! Ob nun ein mineralisches, ein synthetisches oder ein Bio-Öl eingesetzt wird, der Schaden für die Umwelt ist immer gleich groß. Blackbird

Mechanik, Gehäuse, Werkzeug ·FahradFahrer ·18.05.2019 16:22 ·74 Antworten

[V] Xilinx Spartan 3 Starter Kit und Xilinx CPLD Design Kit

programmierbaren Logik geeignet. Da ich ein anderes Buch für VHDL besitze, lege ich noch das Buch "VHDL Synthese (3. Auflage)" bei. Kann beide Starter Kits und das VHDL Buch im Gesamtpaket anbieten. Die Preise auf willhaben sind lediglich Vorschläge. Sind noch verhandelbar.

Markt ·Johannes K. ·24.05.2019 17:45 ·2 Antworten

Schwingkreis

Links: http://www.drummachines.de/beatboxer/service/serv1.htm Gedämpfter Schwingkreis als synthetische Trommel: http://www.drummachines.de/beatboxer/service/bilder/5.jpg

Analoge Elektronik und Schaltungstechnik ·Schwingkreis ·14.05.2019 00:48 ·8 Antworten