-
Thread
motoren mit CPLD oder SPI oder CD4514 oder noch anders?
anderen Zustand bringe. Kann ich mal einen grossen Teil abdecken, indem ich ein CPLD (z.B. das XC9572) verwende? Die sollten doch Flipflops haben, um die Zustände zu speichern, und auch die notwendigen 32 Ausgänge und die sechs Eingänge zur Verfügung stellen können. Ich müsste doch dann "NUR" sowas
dürfen die auf 0V gehen? >Kann ich mal einen grossen Teil abdecken, indem ich ein CPLD >(z.B. das XC9572) verwende? Die sollten doch Flipflops haben, >um die Zustände zu speichern, und auch die notwendigen 32 >Ausgänge und die sechs Eingänge zur Verfügung stellen können. >Ich müsste doch dann "NUR"
-
Thread
FPGA-Porterweiterung durch 74HC595
Warum nimmst du nicht einen kleinen XC9536XL/XC9572XL als Erweiterung. Ist flexible konfigurierbar und ebenfalls 5V-tolerant. Falls du DIP-Gehäuse brauchst: Bei Ebay gibts 36er mit 40erDIP ab 8 Euro inkl. Quarz..
@ Bert (Gast) >Warum nimmst du nicht einen kleinen XC9536XL/XC9572XL >als Erweiterung. Ist flexible konfigurierbar und >ebenfalls 5V-tolerant. >Falls du DIP-Gehäuse brauchst: Bei Ebay gibts 36er >mit 40erDIP ab 8 Euro inkl. Quarz.. Seit wann gibt es CPLDs von
-
Thread
CPLD für Dummies
ersten Schritte habe ich mir eine kleine Testplatine entworfen. Da sind außer dem XC9536XL (bzw. XC9572XL im gleichen Gehäuse) nur noch ein Spannungsregler für 3,3V sowie ein Quarzoszillator mit 32,768 kHz drauf, und alle Pins werden auf Stiftleisten geführt, um sie mit meinen Testmodulen verbinden zu
@Armin Hier ist was für dein XC9536 Project. 1) JTAG .Infos 2) XC9536 oder XC9572 mini Platine (Home-Brew) http://www.mikrocontroller.net/topic/195651#new Gruss Holger.
-
Thread
CPLD Anfängerfrage zum XC9572XL
Hallo allerseits, habe den Einstieg in die Welt der cplds mit dem XC9572XL und VHDL gewagt. Mein 1. Programm sollte ein Binärzähler(4Bit)sein. Hab mich also durch mehrere Tutorials gearbeitet und so mein erstes Programm zusammengezimmert... Die ISE Software von Xilinx
-
Thread
Xilinx XC9572XL Kurzschluss?
Ich bin in CPLD-Welt ziemlich neu.Ich habe mir einen Demo-Board mit einem CPLD Baustein Xilinx XC9572XL als PC44 Sockel gebaut. Ausserdem benutze ich original Xilinx USB Plattform cable. Ich habe eine Grundsätzliche Frage: Im Datenblatt von dem Baustein steht das man Die Pins 10, 23, 31 auf Ground
-
Thread
hardware-pwm mit variabler auflösung in xilinx cpld
Anbei der VHDL-Code für einen PWM-Generator, den ich in einem XC9572 untergebracht habe. Der Code beruht zum größten Teil auf der Atmel AppNote 2324.pdf http://www.atmel.com/dyn/resources/prod_documents/DOC2324.PDF Hintergrund: Als hartgesottener 8051-Fan will ich
ISE, Version 8 Servicepack 3, compiliert. Das JED-File passt geradeso in einen XC9536, in einem XC9572 könnte man vermutlich 2 PWM-Module unterbringen. Wie bereits erwähnt wird der CPLD von einem 8051, in diesem speziellen Fall von einem DS89C450, angesteuert. Der Baustein ist mit der zweiten seriellen
-
Thread
Xilinx CPLD XC9572XL
Hallo, vielleicht könnt ihr mir helfen, ich habe eine Platine auf der man einen CPLD XC9572XL (und div. andere CPLD's) programmieren kann zusammengebaut. Programmiert wird das ganze mit dem ISE WebPack von Xilinx (ver.7.1i) Jetzt mein Problem: wenn ich einen Schaltplan im Schematic eingebe
-
Thread
Benötige einige Tips zum Einstieg in XILINX ISE Webpack
Beitrag hier ist, hoffe ich das ich nicht zuviel verkehrt mache. Dazu möchte ich die XC9536 und XC9572 die ich mir besorgt hatte einsetzen. Ich habe mir dazu z.Zt. das ISE Webpack 8.1 installiert. Ich habe bisher schon Bauteile Plaziert, einen Bus incl. Bus TAPs gesetzt und auch I/O Marker. Woran
11.1 probiert, aber da habe ich am Anfang scheinbar zu schnell aufgegeben da ich keinen XC9536 oder XC9572 finden konnte. Daher bin ich zur Zeit auf 8.1 zurückgegangen. Wenn ich den beigefügten Plan "übersetzen" lasse kann ich ja scheinbar unter "View HDL Funtional Model" das VHDL Listing(?) sehen. Etwas
-
Thread
Durch 10 teilen
und eine Division durch 10. (4 Bit nach 7-Segment habe ich schon) Wie geht man das an auf einem XC9572 CPLD?
Frage ist jetzt, welche Lösung ist effizienter, und verbraucht weniger Logikzellen auf meinem CPLD XC9572 ???
-
Thread
GAL oder CPLD für neues Projekt, und welche Software?
Zeitgemäß, oder sollte ich besser nen CPLD einsetzen? Den billigsten den ich gefunden habe ist ein XC 9572XL PC44 der aber schon bei 3,40 liegt. Der Chip sollte wohlgemerkt steckbar sein, also fällt SMD flach. Das wäre mir die Mehrkosten nicht wert (Platinchen wird ein paar mal gefertigt). Wäre froh eure
Schaltung ein paar logische > Verknüpfungen Nur verknüpfungen oder auch Speicherelemente? > XC 9572XL PC44 der aber schon bei 3,40 liegt. XC 9536XL VQ44 High-Performance CPLDs 1,85 € Gibt es woanders aber bestimmt auch als PC44 > Der Chip sollte > wohlgemerkt steckbar sein, also fällt SMD
-
Thread
CPLD - ATF1502, 5M40ZE64(MAX V) oder LC4032 (ISP Mach 4000)
Wenn es wirklich von gestern sein soll: Xilinx XC9536XL oder XC9572XL mit ISE, sogar 5-V-tolerant Digilent-Kabel dazu. WinCUPL ist sowas von gestern... LC4032 lässt sich mMn nicht als Stromlauf entwerfen. Ich hatte das zuletzt vor ca. 8 Jahren gemacht und als
schrieb im Beitrag #6163038: > Wenn es wirklich von gestern sein soll: > Xilinx XC9536XL oder XC9572XL mit ISE, sogar 5-V-tolerant > Digilent-Kabel dazu. Das ist ja gerade der Witz an den ispMACH 4000, die sind immer noch "recomended for new designs", Lattice pflegt da noch den Support und die
-
Thread
SRAM SPI Tristate Problem
könnte ich es besser machen? Leider weiss ich nicht mehr weiter. Ich verwende ein GPLD von Xilinx XC9572. Wäre sehr froh, wenn Ihr mir helfen könntet. Gruss Alex
Schieberegister ist einfacher und im Extremfall schneller. >Ich verwende ein GPLD von Xilinx XC9572. [[CPLD]] >elsif rising_edge(spi_clk)and HS_AVR = '0' and sig_HS_CPLD = '1' then Solche Sachen sollte der Compiler nicht durchgehen lassen. rising_edge() muss immer allein in einer IF Abfrage
-
Thread
synchronzähler - codefehler (vhdl)
herausgefunden, dass abhängig vom Device es zu unterschiedlich (fehlerhaften) Ergebnissen kommt. Bei den xc9572LX passierte das was ich am Anfang beschrieben habe. Beim xc9572VX kommt nicht ma ein definiertes Signal heraus. Bei den neueren Devices: Coolrunner-II, Virtex... geht es anstandslos, so wie das Designe
-
Thread
Drehgeber/Encoder: Auflösung/Frequenz zu hoch
/ rückgesetzt. Der lies sich jedoch nicht mehr im xc9536 (5V) synthetisieren und musste in einem XC9572XL (3.3V) umziehen. Die Schaltung kostete knapp €3.- gekostet und funktioniert bis ca. 170Mhz. http://www.mikrocontroller.net/part/XC9536 // +++++++++++++++++++++++++++++++++++++++++++++
dem XC9536 lassen sich keine zwei 8-Bit Zähler unterbringen // da zu wenige IOB's da sind. Ein XC9572 würde jedoch funktionieren. // vy 73 de DD4DA // +++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ // Initiated in 08/2009 and modified in 04/2010 by G. Wesser
-
Thread
TTL 5x5 Schaltmatrix 10 MHz gesucht
aber nicht unbedingt nötig. Bei meiner Abschätzung, der in Frage kommenden CPLD, kam ich auf den XC9572. Ich habe mir den mal näher angesehen. Laut Datenblatt gibt es den XC9572 im 44-Pin PLCC mit 34, 84-Pin PLCC mit 69, 100-Pin TQFP mit 72 100-Pin PQFP mit 72 Ausgängen. Und 5V Versorgung geht
-
Thread
USB Speicher-Oszilloskop (Anfängerhilfe)
*adc: flash-adc, alles andere is sinnlos. *gal: is out, cpld is in. typ. zb xc9572xl q100, 72 i/o, 10ns, 100mhz max clock, bei reichelt 4,50eu - was willste mehr? *plat.: 4layer, naja, sollte mit 2 gehen, da alles schnelle smd auf einer seite is, andere ground plane. beim preis
*ingo genau den XC9572XL hatte ich auch im auge, bzw die 100pin version, wenn smd, dann ja auch schon egal, der hat genug io extra. den analog-in hab ich schon geplant, aber mit (s.o.) min 0,1v/div , das macht wesentlich
-
Thread
Anfänger, welchen CPLD für mein Projekt
von Xilinx ? Dürfte ausreichen nach meinem Gefühl. Wahrscheinlich reicht ein XC2C64 oder ein XC9572 auch aus. Du kannst ne grobe Abschätzung machen: pro Flipflop eine Makrozelle und pro kompletter Verknüpfung die nicht an einen Flipflop geht sondern an einen Ausgang ebenfalls eine Makrozelle.
Xilinx ? > > Dürfte ausreichen nach meinem Gefühl. Wahrscheinlich reicht ein XC2C64 > oder ein XC9572 auch aus. > > Du kannst ne grobe Abschätzung machen: pro Flipflop eine Makrozelle und > pro kompletter Verknüpfung die nicht an einen Flipflop geht sondern an > einen Ausgang ebenfalls eine
-
Thread
maximale Xilinx CPLD clock Frequenz
ich mich in VHDL ein. Ich nutze dafür den Xilinx ISE Project Navigator 13.4 und programmiere einen XC9572XL CPLD. Der CPLD zählt Encoder und gibt den 24 Bit breiten Zählerstand nach Aufforderung Byte-weise aus. Dieser wird von einem AVR weiterverarbeitet und auf einer Siebensegmentanzeige ausgegeben.
mich in VHDL ein. Ich nutze dafür den Xilinx ISE Project > Navigator 13.4 und programmiere einen XC9572XL CPLD. Der CPLD zählt > Encoder und gibt den 24 Bit breiten Zählerstand nach Aufforderung > Byte-weise aus Lass doch mal deine VHDL-Beschreibung sehen.
-
Thread
Taster entprellen und Signal an GCK
manuell in den CPLD eingespeist werden. Die Signale sollen alle als globales Taktsignal des CPLD XC9572 dienen. Mein Problem ist u.a. das Entprellen der Taster und das gegenseitige Verriegeln der Taster, so dass nur eines funktionieren kann. (vielleicht ist das verriegeln ja auch nicht nötig). Wenn die
XC9572
-
Thread
AVR Ethernet Platine
Hallo, nehm doch das XC9572-7PC84C, hat 69 Pins und damit ist sichergestellt,das Du genug ausgänge hast. Gruß Marcus
Pins, bleiben 5 Pins für den Rest. Es sieht wohl so aus als reicht ein TQPF44 nicht aus. Der XC9572XL TQ100 kostet bei Reichelt 4.50 Euro und hätte 72 verfügbare Pins. Vielleicht der ? Ist schon blöde das von einem TQFP44 nur 34 Pins zur Verfügung stehen. Gruß hagen
-
Thread
Logic Analyzer bauen
weg, halte es für schwierig, die restliche Logik (Triggerung...) noch mit reinzuquetschen, ein XC9572 scheint mir das Minimum zu sein.
weg, halte es für schwierig, die restliche Logik (Triggerung...) >noch mit reinzuquetschen, ein XC9572 scheint mir das Minimum >zu sein Besser wäre es, 2 oder 3 XC9536 einzusetzen. Schließlich wird dieses Bauteil für EUR 1,50 bei eBay angeboten.
-
Thread
Fehler beim Brennen von XC9572
eingrenzen: - iMPACT solo starten - configure devices / boundary scan / automatic. (Kabel III und XC9572 werden erkannt) - Wenn ich KEIN file lade, kann ich das CPLD auslesen (readback), löschen, was auch immer ich mag. - Wenn ich ein JED file lade (auch das gerade ausgelesene), gibts
-
Thread
100mhz 32bit - counter ohne vorteiler?
CPLD würde für die Sache ausreichen. Guck mal da, kostet dort 2.99 Euro: "http://www.reichelt.de/XC-9572XL-VQ44/3/index.html?&ACTION=3&LA=446&ARTICLE=40159&artnr=XC+9572XL+VQ44&SEARCH=cpld" So ein XC9572XL hat 72 Flipflops drin, da kannst du problemlos sowohl den Inputzähler als auch den Referenzzähler
-
Thread
einstellbarer Taktteiler in VHDL
mal sehen ob ich da mit meinem bisschen VHDL noch mitkomme. Habe bis jetzt nur mal kurz mit einem XC9572 gearbeitet. Demnächst soll ich aber mit dem Spartan 3A bzw. einem Virtex zu recht kommen. Deshalb hat mir mein Kollege - der mir das alles bei bringen soll ein paar Aufgaben gegeben bis er aus dem
hinzufügen:) Das Problem, dass ich meist zuviele IF-Anweisungen verschachtel hatte ich schon bei meinem XC9572...
-
Thread
CPLD XC9572 XL - in Eagle
Pins nicht vergessen! Übrigens falls du lesen kannst: https://www.cs.tcd.ie/Ross.Brennan/mystuff/XC9572_Datasheet.pdf Steht alles drin was man braucht.
-
Thread
USB oder FW Interface chip mit AES/SPDIF in,out
einen XC3S50AN, Der hat deutlich mehr Flipflops bei > vertretbaren Preis und Verilog ;-) > Der XC9572XL ist vollkommen ausreichend um einen FIFO zu bedienen. Den Spartan würde ich nehmen, wenn ich einen eigenen USB Media Access Controller schreiben würde. Ist zwar mit ULPI kein Ding, aber die Baustelle
dem Foto von oben nach unten und links nach rechts: CY7C68013A CDCE913 I2C EEPROM CS8422 XC9572XL Früher(tm) konnte man die auch mal auf den Chips lesen. Vielleicht war die Farbe nicht umweltverträglich.
-
Thread
FPGA Board zum Anfangen
Für die allerersten Sachen kannst Du Dir auch bei Reichelt einen XC9572 im PLCC-Gehäuse (44 oder 84 Pins) holen. Den kannst Du auch noch sockeln und auf eine Lochrasterkarte packen. Das ist die Minimallösung zum buchstäblichen Begreifen für den Do-it-Yourselfer. Der
schrieb im Beitrag #2949154: > Für die allerersten Sachen kannst Du Dir auch bei Reichelt einen XC9572 > > im PLCC-Gehäuse (44 oder 84 Pins) holen. Ja, zum basteln ist der extrem handlich. Nur ist das leider ein CPLD, kein FPGA. Ob das für Mike Mikes Lernziele wichtig ist, kann ich Dir aber
-
Thread
STM32F4xx / L4xx DMA durch externes Signal triggern
Ziel der ganzen Sache soll VGA-Ausgabe sein. Ein externes CPLD (XC9572XL) habe ich sowieso vorgesehen, schon wegen des Jitter-Problems. Dieses CPLD liefert neben den Synchron- auch Word-Trigger-Signale und "shiftet" 16 Bits Input nach 4 oder 8 Bits Output. Ein STM32L496
schrieb im Beitrag #5784152: > Ziel der ganzen Sache soll VGA-Ausgabe sein. Ein externes CPLD > (XC9572XL) habe ich sowieso vorgesehen, schon wegen des Jitter-Problems. Ich nehme an, Du willst die Daten per FMC ausgeben. Sofern nichts Weiteres an diesem Bus angeschlossen ist, würde ich behaupten,
-
Thread
Einstieg in CPLDs?
selbst ein Board geroutet. Darauf befindet sich der CPLD (PLCC44 Gehäuse - passend für XC9536 und XC9572) das JTAG Interface, ein 3,3V Spannungsregler und die I/Os des CPLD sind natürlich auf Stiftleisten rausgeführt. Die JTAG Pins sind auch nochmal extra auf eine Stiftleiste geführt... Damit könntest
Ich will jetzt auch mal den Einstieg in die CPLD Programmierung wagen. Als CPLD hab ich mir einen XC9572XL von Xilinx bestellt. Jetzt habe ich noch ein paar Fragen zu dem Downloadkabel(Dongle). In dem Post von peter dannegger ist aber eine andere Pinbelegung angegeben als in dem Link von Suschman
-
Thread
AM2903ADC mit XC9572 kommandieren
und überlege, weil ich viel Langeweile habe, ob ich mal versuchen sollte mit dem Teil über einen XC9572 PLCC84 zu sprechen. Hat schon mal jemand mit dem Goldie gespielt? Muss man wg der Bipolaren-Störung was besonderes beachten?
-
Thread
G-LCD bei Pollin
liegt bei etwa 70Hz. Ob die Daten richtig rauskommen usw. habe ich noch nicht nachgeprüft. Ein XC9572XL ist zu 94% voll. Anscheinend gibt es diesen nicht als PLCC84 Version so wie den XC9572 (der verdammt teuer geworden ist). Die Adressierung ist noch nicht wirklich fertig, aber ich denke man kann
Hab mein Display jetzt auch am AVR laufen. Dank C kann man jedes Bild einzeln sehen. Der XC9572 steht aber schon bereit.
-
Thread
CPLD Clock Probleme XC9572 1Hz 3V3
Hallo, ich nutze einen xc9572xl auf einem BitConnector[1] und beobachte bei folgender Zählerschaltung [vhdl] library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity vhdl_zaehler is Port (
Aufbau allgemein, sowie für die Einspeisung von Signalen. Vielleicht ist auch das Board mit dem xc9572xl bereits unzureichend aufgebaut bzw entkoppelt.
-
Thread
XC9572 UCF-file erstellen
Hallo Woher bekomme ich die nötigen Angaben des XC9572'ers um daraus ein UCF-File erstellen zu können? Beim XC2C256 konnte ich die Pinnummer ins UCF schreiben. Diese Pin-nummer stimmte dann mit der P-nummer des UCF-files überein...
-
Thread
GCLK und GCK bei Xilinx XC9572
Hallo, ich habe einen XC9572 mit den ich 2 unabhängige Frequenzen bis 50 MHz beobachten bzw. verarbeiten muss. Bis jetzt habe ich einfach für jede Frequenz einen normalen IO Pin mit buffer benutzt und die Frequenz erst einmal
-
Thread
Hilfe, TTL Grab in CPLD XC9572
Hallo, Habe ein Problem, versuche gerade den "realen" Teil (74.pdf) in CPLD (cpld.pdf) zu realiesieren. Der Teil mit den 74573 und 74238 scheint zu funktionieren da auf den LCD die Texte angezeigt werden. Das ganze hängt an einen 80C31. Die 744094 und 74165 und ein Teil vom 74238 machen die Kommunikation zu einen externen Gerät, aber der Funktioniert eben nicht. Könntet Ihr mal bitte drauf schauen? Danke Gruss Andi
-
Thread
Wie berechne ich Timings bei einem CPLD?
frage: -Wie finde ich raus, weche CPLD ich am besten auswähle? Ich meine jetzt nicht ob XC9536 oder XC9572, mir geht es ehr um die Geschwindigkeit. Also die entscheidung kaufe ich ein CPLD mit 5 oder 15 ns. Ich habe mal in einem Buch über EMV-Design gelesen, dass man immer möglichst langsame Bauteile nehmen
mal einer der den Sachen auf den Grund geht, also unten an der Basis anfängt z.B XC9536 oder XC9572. ------------------------------------------------------------------------------------------- Lasse die dedizierten Pinne wie , GCK/IO : 0.3, GSR/IO,GTS,GSR in das Design ausnutzend und vorteilhaft
-
Thread
Gleichung für GAL
Der Vorteil hier ist man kan auch den XC9572 auch da drauf machen. Das reicht für son Stepper immer. Den Verkäufer habe ich mir auch schon vor langer Zeit angesen. Achtung: Das ist ja nur das nackte Board, ohne CHIP ! Der hat auch
tolerant Pinne je 20 mA drive Power. Las dir auch den Pinng-Plan geben. Berichte mal XC9572XL Das (XL) ist dan fur 3V Kernn ???? Und Extern kan man 5V dran machen ??? Der hat also VCc Kern und VCC I/O Das ist ne soliden Sache für den Anfang. Kanst du die "Mechanilk" machen
-
Thread
XC9572XL PLCC Eagle files?
Hallo, ich suche ein lib das den XC9572XL im PLCC Package enthaelt. Ich habe jetzt einige Xilinx libs von cadsoft geladen und nirgends ist der drin! Hat jemand vielleicht ein lib mit dem Bauteil und kann es mir zur Verfuegung stellen?
-
Thread
XC9572 Verschiedene Clocks und I²C
derzeit einen Wandler von Analogaudio auf AES3 zu bauen. Ich habe nun vor mit einem Xilinx CPLD (XC9572) die Clocks für I²S zu generieren. Da ich die Samplingfrequenz für die Wandler variabel gestalten will, habe ich vor den CPLD als Slave mit einem Atmega als Master zu verbinden. Habe da an I²C gedacht
-
Thread
8 Kanal 50Ms/s AVR Logic-Analyzer
RAM Takt 50MHz > - 32Kb Cache RAM, 17ns (ja so was gibt's auch !) > - alle Logik in einem Xilinx XC9572 PC44 CPLD Kannst du evtl. das CPLD-Design zur Verfügung stellen? Viele Grüße, Alex
kann ich hier ja mal > Schaltplan/VHDL/µC-Software posten. > das wäre nett :) Habe noch paar XC9572XL-5 die "benutzt werden möchten".
-
Thread
40/50MS/s AVR Digital Storage Oscilloscope
nicht auf einen definierten Ausgangszustand setzen konnte. Rückwärts zählen ist im Programm des XC9572-15 leider nicht vorgesehen. Die zweite Led ist jetzt aktiv, wenn eine Triggerflanke gefunden wurde. Jene wird vor Start der Aufzeichnung zurückgesetzt. Dies ist nützlich bei Verwendung der Triggerverzögerung
100ms erweitern Ist so ohne Vergrößerung des Vorteilers nicht möglich. Mit der Programmierung vom XC9572-15 habe ich mich noch nicht befasst. Wird auch nicht so schnell vorkommen. Der Speicher kann bei Teiler 256 max RAM-Inhalt 20ns mal 256 mal 32768 = 167772160 ns ca. 167 ms aufnehmen. Auf 10 ms pro
-
Thread
2 Incrementalgeber koppeln
zu einem externen Takt zählte, mit noch zusätzlicher Logik und SPI-Interface zum Auslesen, in ein XC9572XL reinbekommen, den man für 2 Euro bekommt. FPGAs sind teurer und auch meist komplizierter in der Anwendung, wegen der unterschiedlichen Spannungsversorgungen, meist noch externem notwendigen Konfig-Flash usw. Im XC9572XL ist das Flash schon eingebaut, allerdings nur per externen Prorgammer änderbar. Das Teilerverhältnis könnte man aber per DIP-Switch einstellbar machen.
-
Thread
CPLD und AVR Kombo (Logic Analyzer)
Dank! Ich hatte so etwas schon befürchtet. Die verfügbaren I/O waren auch der Grund zum Sprung vom XC9572 auf den CX95144. Momentan ist der Stand: * 2Stck 256k x 16 SRAM (synch/asnych steht noch nicht konkret fest wegen Preis/Verfügbarkeit). Dies benötigt ggf. 2 Adresszähler (odd/even) mit jeweils
XC9572 -> XC95144XLTQ144 -> XC95288XLTQ144 Evolution? XC95288XL10TQ144 288Macro 117I/O 10ns TQFP144 18,618 bei Darius.de Allerdings kommen wir langsam in FPGA Preis Regionen. Oder die synchronen
-
Thread
eigenes Z80 Mainboard - geht das so?
Hast Du schon mal darüber nachgedacht, Dein Gattergrab durch zB XC9536 oder XC9572 CPLDs zu reduzieren? Die gibts auch im 44 und 84 Pin PLCC, und mit den passenden Sockeln sind die auch lochrastergeeignet. Früher hat man PALs und GALs genommen, aber die gibts ja nicht mehr. fchk
Hallo, > Hast Du schon mal darüber nachgedacht, Dein Gattergrab durch zB > XC9536 oder XC9572 CPLDs zu reduzieren? das Gattergrab ist Absicht, noch eine Baustelle mehr wollte ich nicht haben. > 16kB Banks sind einfach implementiert: 4x4 dual-port RAM 74HC670. Ich hätte schon gerne
-
Thread
[S] XC9572 (oä) PLCC44
von Reichelt hier liegen. Kannst du gerne haben. Bin nie dazu gekommen was damit zu machen... XC 9572-15 PC44 also die 5V Variante Bei Interesse DeMonk ät gmx punkt net Benjamin
-
Thread
Gehversuche: XC9572XL programmieren mit opendous-jtag
Hallo, ich versuche gerade meine ersten Schritte mit einem XC9572XL. Eine LED soll leuchten. Zum Programmieren wollte ich einen AT90USB162 mit opendous-jtag-Firmware nehmen (http://code.google.com/p/opendous-jtag/). Vielleicht ist das ja auch mein Problem, aber
-
Thread
GTS Pin beim XC9572XL
Hallo! Ich möchte über einen GTS Pin beim XC9572XL alle Ausgangspins deaktivieren. Im VHDL Programm habe ich den Pin "Deactivate" dafür definiert: Deactivate: in std_logic; Über "Edit Constraints" habe ich die folgende Zeile in die Constraints
-
Thread
Pollin CPLD Board Erfahrungen?
16 Kanal, 40MS/s, 128k x16 VRAM, ATmega8515, RS232 + USB (57kByte/s), Logik wie oben nur in einen XC9572 integriert - 2008: 16 Kanal, 66MS/s, 1M x16 SRAM, ATmega8, USB (500kByte/s), verbesserte Triggerung: Man kann pro Kanal einen vorher und nachher Zustand auswählen, um die Triggerbedingung zu erfüllen
auch sehr gut finde ist das "passende" Buch auf buecherbillig.de. Der Autor verwendet dort zwar ein XC9572, aber das XC95144XL auf dem Pollin Brett ist ja noch größer. Das andere Zeugs von dem Experimentierboard im Buch kann man ja auch extern anschließen. Die Bauteile waren übrigens alle vorhanden, die
-
Thread
Delta Sigma Demodulator (3 Kanäle) besser auf CPLD oder FPGA
nicht wirklich weiss, wieviel Speicher/Flash nötig sein werden. Bevorzugt würde ich einen alten XC9572 nehmen, wenn man das in den CPLD gegossen bekommt, da ich dafür kein externes Flash brauche. Hat jemand Erfahrungswerte für einen derartigen Demodulator, worauf der am besten aufgehoben ist?
nicht wirklich weiss, wieviel Speicher/Flash > nötig sein werden. Bevorzugt würde ich einen alten XC9572 nehmen, wenn > man das in den CPLD gegossen bekommt, da ich dafür kein externes Flash > brauche. Die XC95 sind grausam klein bezüglich der Speicherelemente, bei dem genannten haste gearde mal
-
Thread
XC9572XL Macrozellen in den Lowpower Mode schalten
Alle, ich mache mein erstes Projekt mit CPLDs und benutze dafür ISE Webpack. Verwende 2 Stück XC9572XL, im Datenblatt steht das man die Macrozellen individuell in einen Lowpowermode schalten kann. Ich denke das falls sie dadurch langsamer werden keine Probleme auftauchen, ich würde es zumindest mal