Hallo! Ich möchte über einen GTS Pin beim XC9572XL alle Ausgangspins deaktivieren. Im VHDL Programm habe ich den Pin "Deactivate" dafür definiert: Deactivate: in std_logic; Über "Edit Constraints" habe ich die folgende Zeile in die Constraints eingefügt: NET "Deactivate" BUFG = OE ; Software: Xilinx WebStarter 7.1i Was muss ich nun im VHDL Programm machen, damit alle Ausgänge bei einem High-Signal an "Deactivate" abgeschaltet werden? Ich habe schon verschiedene Ansätze versucht, bekomme dann aber immer die folgende Warnung: WARNING:Cpld:1239 - The global output enable designation (BUFG) on signal 'Deactivate_IBUF' is ignored. Most likely the signal is gated and therefore cannot be used as a global control signal. Kann mir da jemand helfen? Das wäre super nett! Danke! Grüße André
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.