Suchergebnisse für "synth*"

Günstiges Entwicklungsboard für DSP?

zusammen klicken kann. Das geht sehr schnell, ist aber für z.B. Gitarreneffekte, Reverb oder Soft-Synths eher nicht brauchbar, für aktiv Boxen (Frequenzweichen, EQs) dafür umso mehr.

Digitale Signalverarbeitung / DSP / Machine Learning ·Martin ·02.06.2019 15:10 ·20 Antworten

VHDL Configuration

Configuration, kann man einer entity unterschiedliche architectures zuordnen. Wobei nicht jedes synthesetool das unterstützt. Wird hier öfters durchgekaut: https://www.google.com/search?lr=&hl=de&as_qdr=all&ei=akiKXMrXN4newAKbjbOoCA&q=VHDL+configuration+site%3Amikrocontroller.net&oq=VHDL+configuration

Mikrocontroller und Digitale Elektronik ·Neuling ·14.03.2019 13:28 ·1 Antworten

Infer Dual-Port-RAM mit asynchroner Schreib/Lese Breite

https://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_3/ug901-vivado-synthesis.pdf Seite 113ff.

FPGA, VHDL & Co. ·devleoper87 ·18.03.2019 17:56 ·4 Antworten

Wie entwickelt man ein VST-Plugin?

sich in meinen VST-Host (Cubase) integrieren lässt. Mir würde ein "analoger Einoszillatoren-Synth" schon für den Anfang ausreichen. Habt ihr Erfahrung damit? Leider findet man zu dieser Randgruppe nicht allzu viel im Internet.

Softwareentwicklung ·Kaka K. ·13.03.2019 20:43 ·5 Antworten

Function VHDL

Und auch noch, VHDL functions werden eigentlich nur bei der Simulation _aufgerufen_. Für die Synthese dagegen sind sie besser als Macros zu verstehen. Das Synthese Tool muss die Auswirkung des Aufrufs in tatsächlichen Logikgattern berechnen und entsprechend fest verdrahtet synthetisieren.

FPGA, VHDL & Co. ·Didididum ·13.03.2019 14:53 ·5 Antworten

OCXO mit (fast) beliebiger Frequenz mit GPS disziplinieren

Hier ist das Phasenrauschen eines Synthesizers "open Loop" und mit PLL gezeigt. Um saubere Signale zu erhalten, kann man dem 103er Oszillator auch noch ein einfaches Bandpassfilter nachschalten, um Harmonische zu unterdrücken.

zB einen ERA Synth fuer 950$ (6GHz), 1450$ (15GHz), oder 1950$ (20GHz). Der Mittlere tut's meistens. https://www.crowdsupply.com/era-instruments/erasynth Oops, ich seh grad, den Dritten gibt's grad nicht oder

HF, Funk und Felder ·dfIas ·13.03.2019 13:21 ·46 Antworten

(V) Agilent 33220A 20 MHz Function/Arbitrary Waveform Generator

eine der Stärken des 20 MHz Funktionsgenerators 33220A. Dies ist möglich dank der Direct Digital Synthesis (DDS) Technik. Mit 10 Standard-Signalformen, Arbiträr-Signalen und mehreren Modulationes-Möglichkeiten bieten Ihnen das Gerät nahezu unbegrenzte Flexibilität für Applikationen in Design, Prüfung

Markt ·A. M. ·08.03.2019 22:12 ·13 Antworten

3.5" DD-Disketten auslesen

00 00 00 00 00 00 00 00 00 |................| * [/pre] (Die 0xf0 im ersten Sektor sind synthetisiert, weil der sich ja nicht lesen lässt.) Was mich etwas stutzig macht ist, dass das jeweils 11. Byte des Dateinamens nicht mehr ASCII ist, sondern 0x00. Das spricht meiner Meinung nach gegen FAT

PC Hard- und Software ·Mario H. ·11.03.2019 08:58 ·45 Antworten

Compiling Error bei Testbenchen

Dank, funktioniert schon viel besser, verstehe nur noch die Zusammenhänge nicht ganz. Z.b was synthetisieren/ synthetisierbar für FPGAs genau bedeutet, vlt könnte mir jemand das kurz erklären? Oder wie verschiedene Module (files) zu der Testbench im Projekt hierarchisch angeordnet sind. Wie ich jetzt

Kon W. schrieb im Beitrag #5761917: > synthetisieren/ synthetisierbar für > FPGAs genau bedeutet Nun, VHDL ind Verilog können sehr viel, z. B. Text in Dateien schreiben. Das sind aber dinge die es im FPGA so nicht gibt. Da gibt es keine Hardware

FPGA, VHDL & Co. ·Kon W. ·07.03.2019 11:05 ·4 Antworten

HF Mikrostreifen Filter Design

Da gibts einen Überblick und weitere Literatur. Designt ihr die eigentlich per Hand oder mit synthesetools?

durchgekaut. Dennis S. schrieb im Beitrag #5760490: > Designt ihr die eigentlich per Hand oder mit synthesetools? meist per Hand oder mit einfachen Matlab-Skripten, um mal eine erste Hausnummer zu erhalten. Die hier beispielsweise https://hb9fsx.ch/wordpress/wp-content/uploads/2018/01/rf_filter_pcb.jpg

HF, Funk und Felder ·Jens O. ·07.03.2019 12:40 ·6 Antworten

Dr. Lewin (MIT) vs. ElectroBOOM (YouTube): "Kirchhoff's loop rule is for the birds"

allgemeinen Fall behandelt. > > Verrätst Du mir welche? Klar: Hans Frühauf, Erich Trzeba: Synthese und Analyse linearer Hochfrequenzschaltungen. Geest&Portig K.G., Leipzig, 1964

Analoge Elektronik und Schaltungstechnik ·Bernd K. ·26.03.2019 09:17 ·175 Antworten

RISC V Softcore Erfahrungen

beschrieben. - SoC wird mit dem Python basierten LiteX zusammengesetzt (Whishbone als on-chip Bus) - Synthese mit Yosis, P&R mit NextPNR - RiscV Entwicklung läuft mit Mainline GCC - RiscV Debugging läuft über eine USB Whishbone Bridge an die dann GDB angestöpselt wird - Build Automatisierung mit Make

FPGA, VHDL & Co. ·Newcomer of the year ·24.10.2019 15:07 ·15 Antworten

VHDL Generate & Testbenches

nur 2 Generate-Anweisungen und zwar If und For. Mit den Generate hat man die Möglichkeit dem Synthesizer mitzuteilen ob etwas bzw. wieviel synthetiziert werden soll. Als Beispiel nehme ich mal einen Volladdierer kurz VA, an dem ich immer wieder "Änderungen" vornehme. Mit If-Generate kann ich nun entscheiden ob der Synthesizer diesen VA überhaupt erzeugen soll oder nicht und mit For-Generate könnte ich angeben es reicht mir ein einziger VA oder ich benötige ein ganzes Rudel von VA in meiner Schaltung. Stimmt das an dieser

FPGA, VHDL & Co. ·VHDL_Neuling ·01.03.2019 19:23 ·4 Antworten

ieee_proposed library

library befindet sich in dem Ordner vhdl/src in dem ISE Ordner, nur komischerweise wird sie beim synthetisieren "XST" nicht gefunden. Kann jemand helfen? Grüße

Vielleicht gibt es hier eine brauchbare Information: https://stackoverflow.com/questions/35242353/synthesisable-fixed-floating-points-in-vhdls-ieee-library Ich habe das mal für eine synthetisierbare (ISE 14.6) Umrechnung zu Floating-point genutzt: [vhdl] library ieee; use ieee.std_logic_1164.all;

FPGA, VHDL & Co. ·ISE_Designer ·01.03.2019 11:46 ·2 Antworten

Lagerung PLA-Filament

Kurve wenns wirklich was bringen soll und da schlägt der Indikator noch kein bisschen um. Synthetische Zeolithe (Molekularsieb) haben da bessere Eigenschaften, die saugen den Großteil ihrer Kapazität bereits bei niedriger Luftfeuchte wie man schön erkennen kann in dem Plot den ich gepostet habe.

Bernd K. schrieb im Beitrag #5753171: > Synthetische Zeolithe (Molekularsieb) haben da bessere Eigenschaften, Was wäre denn für "unsere" Anwendung geeignet? Dies hier?: eBay-Artikelnummer: 131758900837 Kann man das auch mit Hausmitteln wieder

Mechanik, Gehäuse, Werkzeug ·Fabian ·22.05.2019 13:00 ·55 Antworten

Tasten eines USB-Gerätes erfassen / umleiten

HID-Tastatur. Dann sollte es möglich sein, einen Keypress-Event abzufangen und daraufhin einen "synthetisch" erzeugten anderen Keypress-Event auszulösen ... Muss man einfach testen. Ist möglich, kann aber auch ganz anders ein.

PC Hard- und Software ·Daniel ·28.02.2019 16:17 ·8 Antworten

Was entwickelt ihr? Was macht ihr so?

klassischen" Touchscreen/Infoscreen-Installationen z.B. auch "augmented climbing walls", also die Synthese von Indoor-Kletterwand, Touch-Nocken, Beamer und div. Spiele-Szenarien in Museen (nicht in Kletterhallen), die insbesondere Kinder z.B. an die Antike oder das Thema Pompeij/Vulkan heranfühen sollen

Ausbildung, Studium & Beruf ·Fragender ·14.03.2019 12:54 ·72 Antworten

Speichenrad zentrieren

ganze Scheiße Beachte Link Schweiß-auf-der-Stirn schrieb im Beitrag #5800899: auch Ana-Synth- youtube-Tip: 'Colin Benders'

verschiebbare) 'Solo-Pickups' montiert. Diese hängen meist an einem Vielkanal-Mischpult. Oder am Ana-Synth An einer Gitarre/Geige ist aber 'nur' 1 Pickup für alle Saiten. Dann verstehst du den Klangunterschied. Beschäftige dich auch mal mit Audiotechnik.(zB Notch-Filtering).

Mechanik, Gehäuse, Werkzeug ·Schrauber123 ·22.06.2019 22:20 ·361 Antworten

Sinussignal erzeugen

Sinussignale. > (Wie ist die Mehrzahl von DDS?) Gibt es nicht, denn DDS heißt Direct Digital Synthesis oder zufällig auf Deutsch mit den gleichen Anfangsbuchstaben Direkte Digitale Synthese. Es gibt bestenfalls die Mehrzahl von DDS-IC, DDS-ICs.

wurde vermutlich alles schon 10x durchgespielt: https://www.mikrocontroller.net/articles/AVR-Synthesizer

Mikrocontroller und Digitale Elektronik ·moin ·27.02.2019 20:40 ·27 Antworten

Reverse Engineering vom Retro-Computer - Tools?

DRAM), also sollte es nicht unmöglich sein, das System relativ vollständig zu beschreiben. Eine Synthese im FPGA wäre nett, ist aber dank der asynchronen Schaltungen und Tristate-Busse schwierig. Was ich gerne hätte, wäre ein grafisches Tool, wo ich die einzelnen Bausteine (z.B. in VHDL/Verilog beschrieben

Mikrocontroller und Digitale Elektronik ·S. R. ·12.05.2021 17:32 ·33 Antworten

Viviado braucht ewig zum synthetisieren

Vivado schrieb im Beitrag #5748502: > synthetisieren dauert bei mir 4 minuten vier Minuten? Skandalös. Ich hatte vorhin eine Synthese, die lief 190 Minuten. Und hat dann das Timing (knapp) verfehlt. Im nächsten Anlauf klappt's bestimmt ;)

Minuten, pah. Lächerlich, das ist ja quasi nur Write Bitstream. :D 4 Minuten sind ja auch nur die Synthese. Vll dauert ihm auch der Rest u lange, das steht da mt keinem Wort. :-/

FPGA, VHDL & Co. ·Vivado ·26.02.2019 19:41 ·15 Antworten

[V] Platinen aus Orgel Bj 1980

gut verpackt!) angekommen, vielen Dank! Da sind einige Bauteile drauf, die ich bei meinem Synthi-Projekt direkt verwenden kann.

Markt ·●Des|ntegrator ●. ·05.03.2019 13:51 ·5 Antworten

Gute Bastlerseiten

Vielleicht interessiert dich die Website hier: http://synthronics.de/synthesizerreparatur/reparatur-roland-jupiter-4/

Elias K. schrieb im Beitrag #5740161: > http://synthronics.de/synthesizerreparatur/reparatur-roland-jupiter-4/ Etwas zu Audiolastig, aber das mit dem Knopfgiessen ist interessant. Roast Me schrieb im Beitrag #5742226: > http://dl1dow.de Die Hobbywerkstatt

Mechanik, Gehäuse, Werkzeug ·Borsti ·09.04.2020 12:23 ·8 Antworten

Vivado 2018.3 xpm_cdc

besteht, die alle ihr eigenes Süppchen kochen und nicht mit einander reden. Die einen machen die Synthese, die anderen das Platzieren und wieder andere die GUI und die Parsing-Funktionen. Je nachdem welcher Entwickler gerade wann was mitgeteilt bekommt, wann er Urlaub hatte und wie viel Zeit man ihm

FPGA, VHDL & Co. ·Gustl B. ·17.02.2019 00:10 ·2 Antworten

VHDL-SPI implementierung

die Eingänge der Komponente bedienst. Aber wenn du alle Ausgänge ignorierst erkennt das Synthesetool, dass die Komponente überhaupt nicht benutzt wird und optimiert sie einfach weg.

knapper beschrieben als es sein sollte. Deshalb > diesen Satz noch etwas ausführlicher: dem Synthesetool würde es > tatsächlich reichen, wenn du nur die Eingänge der Komponente bedienst. > Aber wenn du alle Ausgänge ignorierst erkennt das Synthesetool, dass die > Komponente überhaupt nicht benutzt

FPGA, VHDL & Co. ·VHDL-Frage ·27.02.2019 18:25 ·26 Antworten

USB 2.0 über nicht-USB nicht Cat-Kabel auf lange Distanz möglich?

das nicht funzt, muss ich wohl schauen, ob ich die Aufnahmeplätze umsortieren kann, sodass der Synth-Platz näher an die DAW rückt.

nicht mit vertretbarem Aufwand sauber machbar, also muss ich doch umstellen und Klavier gegen Synth-Platz tauschen. Spart immerhin einen Rechner/Raspi ls VPN-Maschine, weil ein DVI Splitter genügt. Brüstungskanal: Jein. Ich geb da prinzipiell recht, werkstätten, garage usw werden auch so ausgestattet

Offtopic ·Jens P. ·15.02.2019 18:10 ·15 Antworten

Quartus 18.0

Pegel geklemmt. Das passiert aber erst spät im Designprozess. Den RTL Schaltplan, den dein Synthesizer erzeugt, kannst du trotzdem noch anschauen... BTW: >> variable count : natural range 0 to max_count; Ich würde da ein Signal nehmen und das zudem noch mit einem Startwert initialisieren.

FPGA, VHDL & Co. ·Student ·16.02.2019 22:02 ·4 Antworten

Es'hail2 - erster geosationärer Amateurfunk-Satellit

https://www.analog.com/media/en/technical-documentation/data-sheets/ADF4350.pdf "Fractional-N synthesizer and integer-N synthesizer" Wird vermutlich etwas Rechenarbeit im Arduino erfordern, um die Frequenz im Klartext anzuzeigen. Bleibt trotzdem die Temperaturabhängigkeit. Die stört also nicht

HF, Funk und Felder ·Marek N. ·14.09.2019 12:16 ·149 Antworten

Gewinde für Fahrradspeichen

kann. Bzgl. Druckbelastbarkeit können Pflanzenöle einen Teil-Bereich "abdecken", in dem sie synthetischen Ölen überlegen sind. Kühlschmiermittel sind eine Wissenschaft für sich. Hier ein Überblick: http://www.zet-chemie.de/ Grüße

Mechanik, Gehäuse, Werkzeug ·Janvi ·25.02.2019 07:54 ·16 Antworten

Was macht einen Empfänger Großsignalfest

permeabilitätsabgestimmter VFO) mit > extrem niedrigem Phasenrauschen. Heutige TRX haben alle DDS Synthesizer welches schlechtes Phasenrauschen haben ( warum auch immer ). Fraktional/N Synthesizer würden hier besser abschneiden. Nicht umsonst sind bei EHF Amateure der IC402 bzw IC202 von Icom immer noch

Signalverarbeitung sind heutige RX nicht schlechter als dein Ten-Tec. Der Schwachpunkt sind die DDS Synthesizer. Schaue dir mal die modernen SDR TRX an. Z.B. den Icom 7610. Transceiver wie der TS820 TS510 TS120 und wie sie alle hiesen, waren wirklich schlecht. Es gab aber zu dieser Zeit einen TRX

HF, Funk und Felder ·Stefan M. ·15.02.2019 18:39 ·45 Antworten

Worst Negative Slack Vivado

im alten Projekt bekomme ich daher, weil das einen alten IP-Core gecached hat, also dessen Syntheseerzeugnisse. Wenn ich das neu aufbaue sind die nichtmehr da, der Core wird neu gebaut und es wird schlechter obwohl sich nichts verändert hat ausser der Vivado Version mit der der Core gebaut wird. Daher

Du kannst mit x% höherer Frequenz synthetisieren...aber ich würd's lassen, solange du das Timing triffst ist alles gut!

FPGA, VHDL & Co. ·Gustl B. ·17.02.2019 12:54 ·22 Antworten

Altera PLL-Reconfig Core

der FPGAs kompensieren wollen würde. Beispielsweise erzeugen manche bei 50MHz mehr als das Synthese-Tool angibt (das sind 25% mehr) mehr (erstaunlich, dass das überhaupt geht) bei 10000 Rechnungen 10 Fehler. Es gibt aber FPGAs, die erzeugen 500 Fehler, obwohl ansonsten alles gleich ist. Die würde

bis die PLL wieder eingerastet ist. >Beispielsweise erzeugen manche bei 50MHz mehr als das Synthese-Tool >angibt (das sind 25% mehr) mehr (erstaunlich, dass das überhaupt geht) Schau dir mal an, wie F_Max bestimmt wird, da werden Worst-Case szenarion (Multi Corner Cases - http://billauer.co.il

FPGA, VHDL & Co. ·Mampf F. ·13.02.2019 09:06 ·5 Antworten

Arduino Uno: - 5V Spannung für OP-Amp erzeugen ohne zusätzliche Spannungsversorgung

getestet) und zwar mit 1 Tiefpass, der Sinus steckt ja schon in der PWM, die per DDS (Direct Digital Synthesis) moduliert wurde (sorry, das hätte ich vllt. am Anfang erwähnen sollen). Aus dem "Offset-wegmach-Kondensator" kommt ein "symmetrischer" Sinus von -2,5V bis 2,5V raus, habe ich schon mit Oskar nachgemessen

Analoge Elektronik und Schaltungstechnik ·Felix K. ·08.02.2019 16:29 ·26 Antworten

Tilt-Sensor in Loewe-Videorecorder?

sollte reichen..!? > Das wäre eine Idee, schon mal ausprobiert? Ja natürlich, bei einem Keyboard/Synthie. Funzt...

Analoge Elektronik und Schaltungstechnik ·Brummer ·12.02.2019 17:27 ·85 Antworten

Autonome Musikbegleitung, Midifizierung von analogen Orgeln

ausmachen. Richtig. Die SW nur für MIDI gibt es wesentlich günstiger z.B. bei: http://www.synthiahymnplayer.com/ Damit kann man eine "Dauerbeschallung" realisieren, wo eine echt Orgel dann 24/7 spielt, für Besucher.

nicht. Das ist Mechanik. > Ich würde für das Geld dann gleich eine Digitalorgel Klingt halt wie Synth. Nicht schlecht, es ist und bleibt ein Synth. Ein North klingt auch nicht wie eine Wurlitzer oder Fender Rhodes. Die Schweden emudulieren nur - nicht schlecht, aber es fehlt was damit es richtig

Softwareentwicklung ·J. W. ·15.11.2019 16:43 ·44 Antworten

Clock Constraints in cilinx vivado

mal gar nichts selbst angeben. Ansonsten gibts auch einen Constraints Wizzard, wenn du das synthetisierte oder implementierte Design öffnest.

FPGA, VHDL & Co. ·vivado_clk ·04.02.2019 14:33 ·6 Antworten

Lautsprecher potentialfrei schalten

Würfelbuchse wie für Kopfhörer mit extra Schaltkontakt! z.B. wie hier https://www.sequencer.de/synthesizer/threads/pinbelegung-bei-seltsamem-din-stecker-mit-anhang-ddr-geraet.45529/ https://www.distrelec.de/de/geraetebuchse-vernickelt-pole-sonion-54000-240/p/14226247 soll DIN 45327 sein aber ich

Analoge Elektronik und Schaltungstechnik ·Florian R. ·22.10.2019 21:11 ·18 Antworten

Lattice iCE40 Ultra Block RAM Problem

die Daten des anderen Block RAMs genau richtig ausgegeben werden. Könnte es sein, dass das Synthesetool (iCEcube2) einfach ein Flip-Flop platziert, ohne das es in VHDL beschrieben wurde? Oder jemand vielleicht einen anderen Tip?

Was mir aber schon mal geholfen hat, war die Definition eines Clock-Timing-Constraints für die Synthese. Ich dachte vorher, dass ein Timing-Constraint für das P&R reichen würde. So konnte zumindest eine Verzögerung von einem Takt in beide Richtungen beseitigt werden. Leider blieb dann noch eine Verzögerung

FPGA, VHDL & Co. ·Stephan C. ·14.04.2019 11:54 ·12 Antworten

Alles für wenige?

unzureichend aus. In dem Gebiet ist aber der wichtigste Patenschutz der auf dem Wirkstoff, nicht auf der Synthese (für die die erwähnte Software gedacht ist). Ob es dem Originalhersteller etwas bringt, weitere Synthesewege zu patentieren? Vermutlich nicht allzu viel, ansonsten hätte er es schon gemacht. Letztendlich hat der Originator ja in der Entwicklungs-Phase unterschiedliche Synthesewege bereits ausprobiert. Und diese Software macht ja nichts anderes, als Vorschläge dafür zu liefern. Ich würde das jetzt eher entspannt sehen und kein Untergang des Abendlandes andeuten. Es ändert

Offtopic ·Jemin K. ·01.02.2019 16:19 ·16 Antworten

Unterschied Beschreibung cpld und fpga

, ist auch nicht (mehr) wahr. Zumindest nicht, seit es die "Timing Driven Synthesis"-Option gibt. https://www.intel.com/content/www/us/en/programmable/quartushelp/15.0/mergedProjects/logicops/logicops/def_synth_timing_driven_synthesis.htm ... und das kann durchaus das Quentchen

interessiert, ist auch nicht > (mehr) wahr. > Zumindest nicht, seit es die "Timing Driven Synthesis"-Option gibt. > > https://www.intel.com/content/www/us/en/programmable/quartushelp/15.0/mergedProjects/logicops/logicops/def_synth_timing_driven_synthesis.htm Die bei den kostenlosen synthese-Lizenzen

FPGA, VHDL & Co. ·Hopp Hobby ·01.02.2019 13:39 ·30 Antworten

Pocket Science Lab: Elektroniklabor im Hosentaschenformat

sinusförmiger Signal sieht nämlich nicht-Sinusförmig aus. https://de.wikipedia.org/wiki/Datei:Fourier_synthesis_square_wave_animated.gif

Man sieht das ganz gut in der Fouriersynthese: https://de.wikipedia.org/wiki/Datei:Fourier_synthesis_square_wave_animated.gif Bei der 5.ten Harmonischen ( Also ca. 11MHz ) würde ich sagen ist es einigermaßen rechteckig und da die anti-Aliasing Filter in einem Oszi nicht so scharfkantig sind,

Mikrocontroller und Digitale Elektronik ·Christoph B. ·15.02.2019 17:57 ·42 Antworten