Suchergebnisse für "XC9572"

Grundsätzliche Frage zur Realisation von Mathe im FPGA

end if; end loop; end process; end architecture rtl; [/vhdl] Für den langsamsten XC9572XL implementiert braucht das ca. 7% an Resourcen bei den 16 Bit und läuft bis zu ca. 90 MHz laut Timing Report (11 ns worst-case von input zu output). Es berechnet den Logarithmus zur Basis 2, jeweils

Ich habe es mal ohne UCF-Datei und für XC95* laufen lassen (also ISE sucht die Pins, Speed Grade und den konkreten Typ selbst aus) und da geht es laut Timing Report dann bis 166 MHz. Für Spartan 6 (xc6slx25) nur bis 82 MHz, aber vielleicht habe

FPGA, VHDL & Co. ·Oli P. ·29.11.2010 10:26 ·25 Antworten

Theorie: Xilinx selbstbau JTAG Programmer

& 0x01)); data = data >> 1; } } ----------------------------------------- https://xc3sprog.svn.sourceforge.net/svnroot/xc3sprog/trunk/devlist.txt #XC95XL 09602093 8 0xfe XC9536XL 09604093 8 0xfe XC9572XL 09608093 8 0xfe XC95144XL 09616093 8 0xfe XC95288XL #XC95 09502093 8 0xfe XC9536 09504093 8 0xfe XC9572 09506093 8 0xfe XC95108 09508093 8 0xfe XC95144 09512093 8 0xfe XC95216 09516093 8 0xfe XC95288 ##Atmel

FPGA, VHDL & Co. ·sebihepp ·06.11.2010 16:33 ·22 Antworten

Einstieg in programmierbare Logik

EPM3032 oder EPM3064A nehmen Blöd nur, dass man die fast nirgends bekommt.... :-/ Da wären dann so XC9536 / XC9572 schon einfacher zu beschaffen. Bei EBAY sogar komplett mit Programmieradapter...

für eure Tipps! Ich habe gerade bei Reichelt geguckt. Im Angebot sind folgende Xilinx CPLDs: - XC9536XL (36 Macrocells) - XC9572XL (72 Macrocells) - XC95144XL (144 Macrocells) Wie viele Macrocells brauche ich für den Anfang? Ich finde ja den XC9572 ganz schön (Gibts auch in PLCC, also sockelbar

FPGA, VHDL & Co. ·Valentin Buck ·04.11.2010 16:30 ·40 Antworten

Digital-Vorsatz für Analog-Scope

ein Layout für ein CPLD-Board in der Schublade? Mit ext. RAM-Baustein (so ab 32kx8)? Die gute alte XC95...XL-Serie scheint mir brauchbar zu sein, da würde ja eine Versorgungsspannung reichen (nicht 2 wie beim Coolrunner) und die I/Os können auch 5V ab. Evt. reicht schon ein 9572, besser wäre 108 oder

vielleicht kommts mal wieder. http://www.mikrocontroller.net/topic/121039 > Evt. reicht schon ein 9572, besser wäre 108 oder 144 MCs, Wie kommst du auf die Idee, dass da so ein paar FFs ausreichen könnten? http://www.mikrocontroller.net/topic/132506 http://www.mikrocontroller.net/topic/121039#1128797

FPGA, VHDL & Co. ·Martin ·11.09.2011 15:36 ·17 Antworten

RS232 TX mit einem CPLD

Hallo, ich habe ein XC9572 CPLD. Kann ich über eine einzige Leitung, nur TX, RS232-Botschaften an einen PC senden? Wie würde man soetwas in VHDL schreiben? Oder ist das Quatsch?

FPGA, VHDL & Co. ·VHDL Anfänger ·27.09.2010 19:48 ·2 Antworten

Xilinx Impact x9536 CPLD

ging das Störungseinfangen über die Pgm-Leitungen von Löschen des Schaltkreises bis Totalausstieg (9572XL).

evtl. eine Strombegrenzung drin? Ich hab jetzt die Werte nicht im Kopf (siehe Datenblatt), der XC9536 könnte so um die 100 mA brauchen + deine LEDs. Duke

FPGA, VHDL & Co. ·Veronica ·23.09.2010 12:39 ·16 Antworten

[V] Aus Hobby-Auflösung: MCUs,FPGA, Speicher, etc.

1x PIC16F84A-20/P (Microchip, MCU) 1x PIC16F877-04/P (Microchip, MCU) inkl. Sockel 40pol. 1x XC2S100-5TQ144C (Xilinx, Spartan 2 FPGA) EUR 15,00 1x XC9572-15 PC84C (Xilinx, CPLD PLCC84) EUR 5,00 1x ADV7125KST140 (Analog Devices, 8-Bit High Speed Video DAC) 1x ADV7125JST140 (Analog Devices,

Markt ·Christian C. ·15.09.2010 19:35 ·2 Antworten

XC9572 auslesen und?

aus einen alten Netgear Switch eine LED Anzeigeneinheit mit 48 LEDs, diese werden irgendwie mit 2x XC9572 angesteuert. Meine Frage, wenn ich es schaffe die 2 XC9572 auszulesen, kann man dann mit den jed File wieder einen Quellcode und dann einen Schaltplan generieren lassen? Will die Platine für meine

@Christian, na ja so kompliziert ist die JEDEC MAP eines GALS und auch des XC95xx noch nicht gewesen. Wenn ich mich recht erinnere war das damals von Xilinx auch noch rudimentaer dokumentiert... Ob die Dokumentation allerdings je den Weg ins Internet gefunden hat, weiss ich nicht

FPGA, VHDL & Co. ·Andi ·16.08.2010 12:48 ·3 Antworten

ISE Warnungen Fehlermeldungen

die fehlerfreie Compilation bestätigt (no Errors, no Warnings). Bei meinen Versuchen habe ich einen XC9572 zugrunde gelegt, allerdings noch keine Daten in den Baustein übertragen. Im allgemeinen funktioniert die Simulation sowohl im ISE-Simulator als auch unter Modelsim, aber nicht immer (liegt's an

FPGA, VHDL & Co. ·G. O. ·11.08.2010 09:57 ·1 Antworten

Xilinxs Fehlermeldung CPLD

Webpack sagen? Werde daraus einfach nicht schlau habe quasi nur einen process auf dem Ding (XC9572) laufen ungefähr so process (Error1, Error2, CLK) begin if (Error1 = '1' or Error2 = '1') then PORT <= (others => z); elsif (CLK'event and CLK = '1') then if (Schalter =

FPGA, VHDL & Co. ·batch ·05.08.2010 11:49 ·7 Antworten

PWM IC - feine Kontrolle von duty cycle

Loesungen vergessen, oder bedeutet das ebenfalls das aus fuer CPLDs? Ansonsten gucke ich mir den XC9536 mal genauer an, den gibts im TQFP Gehause und er kann mit 100 MHz getaktet werden. ( http://www.xilinx.com/support/documentation/data_sheets/ds064.pdf ) Ich denke ich sollte mich am Wochenende

Den Takt nimmt man von einem Quarzoszillator, der ist recht stabil. >Ansonsten gucke ich mir den XC9536 mal genauer an, den gibts im TQFP Ist zu klein. Nimm einen XC9572. MFG Falk

Mikrocontroller und Digitale Elektronik ·F. V. ·05.03.2011 17:34 ·29 Antworten

Logiblöcke, Makrozellen, Gatter, LUTs - ich blicke nicht durch!

einem Microkontroller mit einem SPI Bus. Habe hier an anderer Stelle gelesen, das Falk in einen XC9572 CPLD nur einen SPI Slave und 12 PWM hinbekommen hat, weil der CPLD zuwenig Flipflops oder Gates hat. Mir ist noch unklar ob diese Gates auch eine Art Flipflop Speicherfunktion haben denn für meine

Xilinx schrieb im Beitrag #4900350: > Z.B. Geplant habe ich ein XC95108 im PLCC84 Gehäuse für einen > universellen GPIO mit 8x 8Bit Ports. Vergiss es. Der alte Zombie (den es nur noch an der Resterampe gibt), hat gerade mal 108 Flipflops. Um einen Konfigurierbaren

FPGA, VHDL & Co. ·FPGA Anfänger ·16.02.2017 13:38 ·8 Antworten

Fehler beim Programmieren von XILINX CPLD

Hallo, ich habe mir ein Design mit dem ISE10 erstellt und möchte es in einen XC9572-15PC84 übertragen. Wenn ich "Implement Design" starte läuft Synthese, Translate, Fit und Generate Programming File" ohne Fehler. Allerdings wird der Punkt "Configure Target Device" nicht mit

Fehlermeldung. Beim bestätigen mit ok, starten "iMPACT" nicht mehr. Der Fehler tritt bei den CPLD´s XC9572-15PC84 und XC9536-15PC44auf, jedoch nicht bei XC95144XL-5TQ144. Kann mir einer von euch sagen wo der Fehler ist?? bzw wie ich das erstellte Programmierfile irgendwie anders in meinen cpld bekomme

FPGA, VHDL & Co. ·Lars ·15.06.2010 20:58 ·1 Antworten

5 Stück XC5202.was tun?

(XC95..XL-PLDs sind immer noch die aktuellen PLDs (nicht FPGAs) von Xilinx.)

Ja, einen XC9572 habe ich auch, das ist aber halt ein CPLD. @Thomas: gehe mal davon aus das ich wirklich Nichts kaufen muß, hier liegt mehr als genug Kram jeder Sorte. Das ist auch der Grund, warum ich versuche

Markt ·Holm T. ·23.06.2010 10:27 ·8 Antworten

JTAG und XILINX verstehe die Welt nicht mehr :-D

daraus nicht mehr schlau. Ich habe vor einer Woche angefangen ein CPLD von Xilinx zu programmieren (XC 9572). Dafür habe ich mir schnell ein Parallel Kabel zusammen gelötet. (Seite 74 - http://www.xilinx.com/itp/3_1i/pdf/docs/jtg/jtg.pdf) Funktioniert soweit so gut. Da ich lieber an meinem Notebook

Mikrocontroller und Digitale Elektronik ·Breitinger ·06.05.2010 21:38 ·7 Antworten

XC9572 Verschiedene Clocks und I²C

Versuche derzeit einen Wandler von Analogaudio auf AES3 zu bauen. Ich habe nun vor mit einem Xilinx CPLD (XC9572) die Clocks für I²S zu generieren. Da ich die Samplingfrequenz für die Wandler variabel gestalten will, habe ich vor den CPLD als Slave mit einem Atmega als Master zu verbinden. Habe da an I²C gedacht

FPGA, VHDL & Co. ·tobias1503 ·06.05.2010 19:43 ·3 Antworten

AD-Wandler MP7684, CPLD XC9572-15, falling_edge()

eine primitive "Speicher-Oszi" Schaltung zusammenzufrickeln. Die Steuerung des AD-Wandlers soll ein XC9572-15 CPLD übernehmen. Im Datenblatt des AD-Wandlers steht folgendes: >> If another DFF follows the ADC, it is recommended that the system >> latches the data at the negative going edge of the clock

FPGA, VHDL & Co. ·alex ·04.04.2010 00:33 ·0 Antworten

Takt zwingend notwendig für einen CPLD

Hallo zusammen, wollt mal fragen, ob für ein CPLD zB XC9572XL zwingend ein Quarz notwendig ist um beispielsweise Gatter zu benutzen? Wenn man eine Clock benötigt, was nimmt man da gängigerweise? Danke und Gruß Spice

@ Spice (Gast) >wollt mal fragen, ob für ein CPLD zB XC9572XL zwingend ein Quarz >notwendig ist um beispielsweise Gatter zu benutzen? Nein, einen Takt braucht man nur für Speicherelemente, auch [[FlipFlop]]s genannt. > Wenn man eine Clock benötigt,

FPGA, VHDL & Co. ·Spice ·12.03.2010 16:05 ·9 Antworten

fragen zu fsm, verilog modulen und probleme.

ein bit erweiter gibt es probleme. in der behavioral simulation gehts einwandfrei. auf der hardware (xc95144) leider nicht. oder sagen wirs so es funktioniert meisstens. nur halt manchmal nicht. ich hab mir die rtl schematic mal angesehen. die ist schon recht gross nur fuer den counter weil die ffs

aender ich noch auf ein pin) da der 95144 voll war hab ich das syncen fuer den bildschim in ein xc9572 ausgelagert . der xc95144 bekommt nun zwei signale vSync und wenn noBorder (sprich wenn man im sichtbaren bereich sich befindet). seither ich das ausgelagert habe tritt der fehler immer auf.

FPGA, VHDL & Co. ·gast1 ·18.03.2010 14:13 ·5 Antworten

CPLD-Signal-Verstärker

einer Schaltung habe ich einen mir nicht logisch erscheinenden Aufbau entdeckt: Ich habe einen CPLD XC9572XL, deren Ausgänge mit einem 74HCT540 verbunden sind und damit negiert ein paar LEDs schalten. Also die Kathodenseite der LEDs sind jeweils mit einem Ausgang des 74HCT540 verbunden. Warum macht man

> Ich habe einen CPLD XC9572XL, deren Ausgänge mit einem > 74HCT540 verbunden sind und damit negiert ein paar LEDs schalten. Diese HCT540 können gegen GND mehr Strom schalten, weil die dafür nötigen N-Kanal Fets niedrigere

FPGA, VHDL & Co. ·Klaus32 ·15.02.2010 14:52 ·1 Antworten

hardwarenahes VHDL Tutorial

ich habe hier einen xilinx XC9572XL und mache meine ersten VHDL-Gehversuche. Dazu arbeite ich dieses Tutorial (auf mikrocontroller empfohlen) durch: http://www.vhdl-online.de/tutorial und muss sagen, dass das ziemlich enttäuschend

und > wie ich die entsprechenden Funktionen über VHDL anspreche? In einem kleinen CPLD wie dem 9572 hast du kaum hardwarespezifische Elemente (Clock-Manager, RAM, IO-Standards...) die du ansprechen kannst. Zudem sind da drin nur 72 FFs, das reicht nicht weit. Mehr dazu im http://www.mikrocontroller.net

FPGA, VHDL & Co. ·Armin ·16.02.2010 09:55 ·8 Antworten

VCCIO beim XC9572-PC84

Sind die beiden VCCIO-Pins intern verschaltet oder gibt es beim XC9572-PC84 2 getrennte IO-Bänke und wenn ja wie ist da die Aufteilung? Ich bin der Meinung mal derartiges Gelesen zu haben finde aber derzeit nichts.

> XC9572 Das ist ein uralter Zombie, da hat noch keiner an mehrere Bänke gedacht. Alle Vccio-Pins gehören an das selbe Potential.

FPGA, VHDL & Co. ·CPLD-Messi ·12.02.2010 12:04 ·1 Antworten

CPLD & VHDL - Eingänge pull-up?

gar keine pullups. Dreck! Man kann sich das Leben auch schwer machen trotzdem danke (benutze XC9572XL -.-)

FPGA, VHDL & Co. ·Armin ·12.02.2010 18:21 ·8 Antworten

Hilfe, TTL Grab in CPLD XC9572

Hallo, Habe ein Problem, versuche gerade den "realen" Teil (74.pdf) in CPLD (cpld.pdf) zu realiesieren. Der Teil mit den 74573 und 74238 scheint zu funktionieren da auf den LCD die Texte angezeigt werden. Das ganze hängt an einen 80C31. Die 744094 und 74165 und ein Teil vom 74238 machen die Kommunikation zu einen externen Gerät, aber der Funktioniert eben nicht. Könntet Ihr mal bitte drauf schauen? Danke Gruss Andi

FPGA, VHDL & Co. ·Andi ·28.01.2010 16:06 ·7 Antworten

Aufgabe des 74HCT541

Ich habe eine Schaltung bekommen, an der hinter den I/O-Pins eines CPLD XC9472XL ein 74HCT541 sich befindet. Welche Aufgabe hat der 74HCT541? Verstärkt er das Signal nur oder welche Aufgabe hat er? Welche Aufgabe hat ein oktal busdriver? Ein Datenblatt habe ich mit angehangen

@ Jens Denkst du etwa, dass der 9572 XL keine IOs hat, die man in den Tristate schicken könnte?

FPGA, VHDL & Co. ·Ente ·25.01.2010 10:24 ·9 Antworten

EPROM 2716 durch CPLD auslesen?

Ich soll den EPROM 2716 mit einem CPLD XC9572XL (nur) auslesen können. Ich habe noch nie mit einem EPROM gearbeitet und auch das Internet hilft dabei nicht so recht weiter. Meine Frage lautet: Wie schließe ich den EPROM an den CPLD? Was ist

> Ich soll den EPROM 2716 mit einem CPLD XC9572XL (nur) auslesen können. Wohin auslesen? Auf LEDs? Zum PC? Falls ja: welche Schnittstelle (LPT,COM,USB)? > Was ist notwendig um den EPROM auszulesen? GND an 0V anschliessen. Vcc und

FPGA, VHDL & Co. ·Hubschrauber ·15.01.2010 10:31 ·11 Antworten

SPDIF Sound Delay per FPGA

Hallo, genau so ein Projekt habe ich gerade (erfolgreich) abgeschlossen: + Xilinx CPLD XC9572XL (bzw. 144), + 2 * 512 KByte SRAM, + 40 MHz Oszillator (optional für Coax Ein-/Ausgang 74AC06) Es werden gleichzeitig zwei SPDIF Signale mit 20 MHz abgetastet und in das RAM geschrieben, ausgelesen

FPGA, VHDL & Co. ·Marc Z. ·07.01.2010 11:19 ·7 Antworten

ATmega 128 langsam?

Macht in Summe 7 Makrozellen/Kanal = 56 Makrozellen. Also tuts ein 64 oder 72 Makrozellen CPLD. Der XC9572XL ist dein Freund. http://www.reichelt.de/?;ARTICLE=40158 MfG Falk

Mikrocontroller und Digitale Elektronik ·Frank T. ·03.12.2009 19:50 ·34 Antworten

Taster entprellen und Signal an GCK

Takt manuell in den CPLD eingespeist werden. Die Signale sollen alle als globales Taktsignal des CPLD XC9572 dienen. Mein Problem ist u.a. das Entprellen der Taster und das gegenseitige Verriegeln der Taster, so dass nur eines funktionieren kann. (vielleicht ist das verriegeln ja auch nicht nötig). Wenn

XC9572

FPGA, VHDL & Co. ·Studiosi ·20.11.2009 09:44 ·5 Antworten

Takt herunterteilen

fertige Signal ausgeben. Das würde ich nur im Notfall machen, weil ich zu wenig Anschlüsse am CPLD (XC9572 PC44) habe. Hier würden denke ich 3 Pins belegt werden. (GCK, In und OUT) ODER wenn natürlich zu viele Makrozellen ausgelastet sind, würde ich auf den nächst größeren CPLD setzen, dann könnte ich

FPGA, VHDL & Co. ·Küchenhilfe ·17.12.2009 11:37 ·20 Antworten

I/O Verteiler/Umschalter

Steuersignalen einstellt welcher Eingaang auf welchen Ausgang geht. Ein passendes CPLD wäre z.B. das XC 9572-15 PC44 für 5,95€ bei Reichelt Die Auswahl ist hier nicht die größte, wegen deiner Vorderung an 5V. Die meisten neueren CPLDs unterstützen keine 5V mehr. Dein Controller mit seinen 80 Zyklen

Mikrocontroller und Digitale Elektronik ·Abwasch König ·08.11.2009 22:25 ·12 Antworten

Frage zu VGA to PAL konverter

Hallo, ich hab da mal ne Frage, wäre es möglich einen VGA zu PAL konverter in einen CPLD wie z.B. XC9572 zu packen? Ich stell mir sowas in der art vor wie : das erste gefundene VGA frame wird zur initialisierung genutzt, sozusagen erkennen der VGA Auflösung etc. sagen wir mal max 1024x768. Danach

FPGA, VHDL & Co. ·Grobi ·27.10.2009 13:59 ·10 Antworten

Mikrocontroller in VHDL

Background: Ich bin mit VHDL noch ein wirklicher Anfänger. Habe ein kleines Demoboard mit dem CPLD XC9572 und habe damit meine ersten kleinen Binkereien gemacht... Ich hoffe, man wird mir meine etwas naiven Fragen verzeihen und mich nicht auf http://www.giyf.de/ verweisen :-) Also ich habe irgendwo

> CPLD XC9572 Da hast du nur 72 Flipflops :-/ Allein eine einzige Registerbank eines 8051 braucht 64 Bits. Da hat dann gerade noch der Akku Platz, dann ists aus, 72 FFs verbraten. Kein Platz mehr für PC, B,

FPGA, VHDL & Co. ·VHDL Anfänger ·03.10.2009 18:43 ·9 Antworten

Lauflicht mit individuellen Muster

7 und dann von rechts nach links: 8->6->4->2 und dann wieder von vorn. Ich verwende hierfür CPLD XC9572XL und Modelsim als Simulator. Mir hat als ersten Ansatz diese Seite: http://chip.uni-rostock.de/designs/lauflicht.html gut gefallen. Jedoch will ich kein Makro verwenden und daher soll alles in

FPGA, VHDL & Co. ·Tetramam ·26.10.2009 10:51 ·21 Antworten

Einfaches CPLD-Beispiel für Xilinx?

Das war mein erstes Projekt, was ich mit einem XC9536 gemacht habe: http://www.jcwolfram.de/projekte/vhdl/parout16/main.php Jörg

Klingt, als wäre es für den Anfang eine Nummer zu groß zum Überschauen. Etwas, was noch in ein XC9536/9572[XL] passt, ist mir für den Einstieg schon lieber.

FPGA, VHDL & Co. ·Jörg W. ·05.10.2009 19:49 ·34 Antworten

CPLD für Dummies

Eingänge. Für die ersten Schritte habe ich mir eine kleine Testplatine entworfen. Da sind außer dem XC9536XL (bzw. XC9572XL im gleichen Gehäuse) nur noch ein Spannungsregler für 3,3V sowie ein Quarzoszillator mit 32,768 kHz drauf, und alle Pins werden auf Stiftleisten geführt, um sie mit meinen Testmodulen

@Armin Hier ist was für dein XC9536 Project. 1) JTAG .Infos 2) XC9536 oder XC9572 mini Platine (Home-Brew) http://www.mikrocontroller.net/topic/195651#new Gruss Holger.

FPGA, VHDL & Co. ·Armin ·29.10.2010 11:02 ·20 Antworten

Welche Speicherbausteine nehmen?

: http://www.msc-toolguide.com/lattice/device-family/machxo Nur: 5V FPGAs (als Vergleich zum XC9572 CPLD) wirst du nicht mehr finden.

FPGA, VHDL & Co. ·VHDL Anfänger ·01.09.2009 15:55 ·7 Antworten

Frequenzzähler ICM7226 mit CPLD nachbilden

Wollte mal fragen, ob man das IC ICM7226 in einem XC9572 CPLD (hat 72 Macrozellen) nachbilden kann? Bin leider Anfänger, bin also für jede Anregung / Codeschnippsel dankbar...

FPGA, VHDL & Co. ·VHDL Anfänger ·31.08.2009 21:10 ·3 Antworten

Fehlermeldungen ignorieren?

Unknown Source) Exception in thread "main" Design multiplier1 has been optimized and fit into device XC9572-15-PC44. Completed process "Fit".

soll. Das ist aber seltsam... EDIT: > Design multiplier1 has been optimized and fit into device XC9572-15-PC44. Ach der Multiplizerer... Bei mir ging der ohne Fehler durch. Mach mal "Cleanup Project Files".

FPGA, VHDL & Co. ·Bastelboy ·25.08.2009 00:39 ·4 Antworten

Durch 10 teilen

Operation und eine Division durch 10. (4 Bit nach 7-Segment habe ich schon) Wie geht man das an auf einem XC9572 CPLD?

Frage ist jetzt, welche Lösung ist effizienter, und verbraucht weniger Logikzellen auf meinem CPLD XC9572 ???

FPGA, VHDL & Co. ·Bastelboy ·14.09.2009 12:26 ·31 Antworten

Multiplizierer im CPLD XC9572

Hi, habe mal als Test versucht einen 4 * 4 Multiplizierer in ein XC9572 zu bekommen. Geht anscheinend nicht, zu komplex. Hier mein Code: [avrasm] library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity

absoluter Anfänger bin) Bekomme leider die Fehlermeldung, das mein 4*4 Multiplizierer zu komplex für ein XC9572 währe. Habe mir dann mal deinen zuletzt geposteten VHDL-Code durchgesehen: Anscheinend ist die Optimierung von dem Tool das du verwendest suboptimal. Es werden 24 Macrozellen gebraucht, und

FPGA, VHDL & Co. ·Bstelboy ·24.08.2009 10:01 ·5 Antworten

GAL oder CPLD für neues Projekt, und welche Software?

Zeitgemäß, oder sollte ich besser nen CPLD einsetzen? Den billigsten den ich gefunden habe ist ein XC 9572XL PC44 der aber schon bei 3,40 liegt. Der Chip sollte wohlgemerkt steckbar sein, also fällt SMD flach. Das wäre mir die Mehrkosten nicht wert (Platinchen wird ein paar mal gefertigt). Wäre froh

eine Schaltung ein paar logische > Verknüpfungen Nur verknüpfungen oder auch Speicherelemente? > XC 9572XL PC44 der aber schon bei 3,40 liegt. XC 9536XL VQ44 High-Performance CPLDs 1,85 € Gibt es woanders aber bestimmt auch als PC44 > Der Chip sollte > wohlgemerkt steckbar sein, also fällt SMD

FPGA, VHDL & Co. ·cenny ·18.08.2009 17:30 ·8 Antworten

Fitter: 107 % Design paßt in CPLD

die CHance zu sehen wo es hakt. Mal ne Frage, bist du irgenwie an die Atmel dinger gebunden? Der XC9572XL(72 Macrozellen) ist bei Reichelt um die 3Euro im PLC44 erhältich und soll sehr viel moderner als die Atmels sein, vieleicht lohnt ein Umsteig?

FPGA, VHDL & Co. ·Karlheinz ·10.08.2009 18:08 ·6 Antworten