Suchergebnisse für "XC9572"

Aufbau eines dekadischen Zählers

Aufgabe, die ich bewältigen muss: Ein Demoboard für den Boundary-Scan zu schaffen. Dabei soll ein CPLD XC9572XL PC44 und ein EPROM (2716) eingesetzt werden. Der Takt soll sowohl manuell (entprellter Schalter) als auch automatisch funktionieren (mittels Drehschalter). Eine 7-Segment-Anzeige und ein Lauflicht

, die ich bewältigen muss: Ein Demoboard für > den Boundary-Scan zu schaffen. Dabei soll ein CPLD XC9572XL PC44 und ein Nur das Teilen durch 10 würd ich durch Teilen durch 2/4/8/16... ersetzen.

FPGA, VHDL & Co. ·Tetraman ·11.02.2015 08:21 ·24 Antworten

CPLD Anfängerfrage zum XC9572XL

Hallo allerseits, habe den Einstieg in die Welt der cplds mit dem XC9572XL und VHDL gewagt. Mein 1. Programm sollte ein Binärzähler(4Bit)sein. Hab mich also durch mehrere Tutorials gearbeitet und so mein erstes Programm zusammengezimmert... Die ISE Software von Xilinx

FPGA, VHDL & Co. ·Jan ·20.07.2009 18:56 ·6 Antworten

FPGA oder CPLD expansion Board für NGW100

auch im FPGA ein Flipflop und damit fast eine Logikzelle. Aber du hast ja mehr. Und wenn man einen XC3s50AN oder eined XC3s200A mit SPI Flash verwenden kann, dann spricht fast nichts mehr fuer ein CPLD

Site beschrieben. Fuer alle aderen Bausteine brauchst Du externen Konfigurationsspeicher, fuer die XC3S und XC3SE Serie auch neben VCC0 auch noch ein VCCAUX mir 2.5 Volt.

FPGA, VHDL & Co. ·Thilo Haala ·21.07.2009 22:27 ·4 Antworten

ISE 11.1 brennen von XC9572 möglich?

PROGRESS_START - Starting Operation. Identifying chain contents...'0': : Manufacturer's ID = Xilinx xc9572, Version : 2 INFO:iMPACT:1777 - Reading C:/Xilinx/11.1/ISE/xc9500/data/xc9572.bsd... INFO:iMPACT:501 - '1': Added Device xc9572 successfully. ------------------------------------------------

ist, Länge 10cm. Aber vielleicht stimmt ja an deiner Hardware was nicht, der XC9572 ohne XL hat ja 5V, da könnte was mit dem Kabel sein....sehr seltsam.

FPGA, VHDL & Co. ·Mani ·01.07.2009 09:01 ·19 Antworten

wie groß muß das CPLD ungefähr sein ?

wenn der CPLD bezahlbar zB.5€ wäre. Auf jeden Fall fliegen dann die 5V CPLDs aus dem Rennen: [pre] XC 9572-15 TQ100 Xilinx CPLDs 12,75 € [/pre] Mehr Chancen hast du bei den 3,3V-Typen: [pre] XC 95144XL TQ100 High-Performance CPLDs 6,60 € XC 9572XL TQ100 High-Performance CPLDs 3,65 €

ISE 9.1 mach einfach ein neues Projekt und stell den XC9572-7-TQ100 als Target ein. dann Add existing Source und die VHDL Datei dazu.

FPGA, VHDL & Co. ·Stephan Henning ·10.07.2009 11:57 ·55 Antworten

8 Kanal 50Ms/s AVR Logic-Analyzer

RAM Takt 50MHz > - 32Kb Cache RAM, 17ns (ja so was gibt's auch !) > - alle Logik in einem Xilinx XC9572 PC44 CPLD Kannst du evtl. das CPLD-Design zur Verfügung stellen? Viele Grüße, Alex

kann ich hier ja mal > Schaltplan/VHDL/µC-Software posten. > das wäre nett :) Habe noch paar XC9572XL-5 die "benutzt werden möchten".

Mikrocontroller und Digitale Elektronik ·Michael U. ·20.09.2019 14:30 ·276 Antworten

Interesse an einfach erweiterbarem Experimentierboard fuer den Xmega128a1?

die von Altera schwerer beschaffbar, Xilinx gibt es auch bei Reichelt. Ich dachte an sowas wie XC9572XL. Olli

von Altera schwerer beschaffbar, Xilinx gibt es auch bei Reichelt. > > Ich dachte an sowas wie XC9572XL. > > Olli 9572XL ist Mickey Mouse CPLD, der MAX II ist dagegen sehr gute wahl - guck dir beim farnell an, MAX II 240 QFP 100 kostet genau so viel wie XC9572XL QFP 100, ist dafür 300%+ grosser

Mikrocontroller und Digitale Elektronik ·Olli R. ·28.09.2009 06:50 ·264 Antworten

[V] Xilininx CPLDs

Hallo an alle, wegen beendeter Projekte verkaufe ich folgende CPLDs: 2x XC2C64A 7C, VQFP44 á 2,8€ 2x XC2C128 7C, VQFP100 á 6€ 3x XC9572XL 10C, VQFP64 á 2,8€ Alle ICs sind neu, und ESD gerecht verpackt. Bei Interesse unter webfreak@gmx.at melden

> 3x XC9572XL 10C, VQFP64 á 2,8€ Würde ich nehmen.

Markt ·First Touch ·14.06.2009 12:13 ·2 Antworten

Signalteiler

@ Hans Lang (Gast) >Schaltung in der mit einem XC 9572 XL das Signal durch 2 bzw durch 4 >geteilt wird , leider kann die Schaltung wohl nicht als Standalone >Lösung ohne Änderung genutzt werden . Schau mal in den Artikel [[Drehgeber]], dort gibt

Hallo , gibt es einen logischen Grund, warum die Anschlußbelegung bei einem Xilinx XC9572XL in PC44 Bauform anders ist als bei VQ44 ? MfG Hans

FPGA, VHDL & Co. ·Hans Lang ·20.06.2009 11:52 ·15 Antworten

Frequenzerzeugung

Makrozellen in Hobby-freundlichen MLCC-Verpackungen (die kann man noch in Sockel reinstecken). Z.B. den XC9572, der hat 72 Zellen und laeuft auf 5V. Fuer niedrigere Betriebsspannungen gibt es mehr Auswahl. Wolfgang

Spektrallinien eben etwas breiter. Also dann werd ich wahrscheinlich mal in Richtung CPLD gehen. Der XC9572 ist mir von den Dimensionen fast etwas zu groß!? Theoretisch brauche ich ja nur 5 Portpins (4xBCD, 1xCLK) und genug Makrozellen um den Zähler bzw. Codeumsetzung BCD-->Frequenz unterzubringen. Ich

FPGA, VHDL & Co. ·Mani ·04.06.2009 13:24 ·11 Antworten

BoundaryScan

realisieren. Nun habe ich allerdings das Problem, dass ich auf dem Evaluation-Board nur 2 CPLD's (Xilinx XC9572 und Altera EPM7032) habe und diese laut BSDL-File kein User-Register besitzen. Jetzt dachte ich, dass ich die Testart INTEST verwenden kann um so die Daten ins Design zu bringen. Und dann den

FPGA, VHDL & Co. ·Martin ·21.05.2009 22:06 ·2 Antworten

AD-Bus auf SPI Umbauen

SPI auch blockweise arbeiten kann, könnte aber andererseits den Aufwand im CPLD verringern (ist ein XC9572, da passt nicht wahnsinnig viel rein). Stefan

> ist ein XC9572, da passt nicht wahnsinnig viel rein Das kommt darauf an, was man daraus macht ;-) > Ja, jetzt kommen wir denke ich zum Knackpunkt; wie macht man das? Für SPI-EA im CPLD sieh da mal nach: http

Mikrocontroller und Digitale Elektronik ·Stefan ·15.05.2009 15:11 ·8 Antworten

TTL zu CPLD o.ä. umdesignen

Ich hab etwas ähnliches letztens mit einem XC9572 gebaut. Programmer gibts für Parallelport zum selberbasteln. Software wird von Xilinx zur Verfügung gestellt. Ausser dem Aufwand für Einarbeitung und evtl. kleine Entwicklungsplatine und Programmer

A. Hermano schrieb: Du hast 32 Zähler und 32 Latches, brauchst also >64 Macrozellen. D.h XC9572 oder XC95108 sollten es tun. > Preislich ist das eigentlich unschlagbar, bei Reichelt alle 6 zusammen > gut 1 Euro. Aber leider nimmt das doch ziemlich viel Platz weg. Wenn Du TQ100 löten

FPGA, VHDL & Co. ·Andy H. ·06.05.2009 11:20 ·6 Antworten

XILINX JTAG ACE Player oder FT2232 für "Firmwareupdates"

documentation/application_notes/xapp424.pdf]] Den JTAG ACE Player würde ich evtl. auf einem CPLD (z.B. XC9572) laufen lassen. Mir kommt mein Lösungsansatz aber reichlich umständlich vor - hat da eventuell jemand von Euch einen Besseren Vorschlag? Wie macht Ihr Firmwarupdates von FPGAs im Feld? Ich

Hallo, habe gerade versucht, den Player im XC9572 zu synthetisieren. Ergebnis: Der Player benötigt 145 Macrocells (XC9572 hat aber nur 72). Es müßte dann also mindestens ein XC95216 sein. Der hat dann schlappe 160 Pins, von denen gerade mal ca

FPGA, VHDL & Co. ·Andreas N. ·02.05.2009 11:15 ·17 Antworten

suche Lieferant für TQPF Trays

Ich habe welche. Acht Stück für QFP 10 x 10 x 1,4 mm. Da waren Xilinx XC9572XL-VQG44 verpackt. Ein Tray für 160 Stück. Gegen Porto und Aufwandserstattung (10 EUR zusammen). Ansonsten musst du dich an Bestückerfirmen wenden, die schenken dir das Zeug.

Mikrocontroller und Digitale Elektronik ·john_vandenhut ·20.03.2009 10:07 ·1 Antworten

Anfängerfrage CPLD 64 x 64 Matrix

Probleme mit den endlichen Verdrahtungsresourcen bekommt. >Welchen CPLD würde man dafür nehmen. XC9572XL oder grösser. Gibts bei Reichelt für kleines Geld. MFG Falk

FPGA, VHDL & Co. ·Dieter Engelhardt ·20.03.2009 20:04 ·2 Antworten

Programmierung von AVR und CPLD in der gleichen JTAG-Kette?

ich bin gerade dabei ein kleines Gerät zu bauen, in dem ein AVR (ATMega16) mit einem Xilinx CPLD (XC9572) zusammen arbeiten soll. Aus Platzgründen will ich nicht neben dem JTAG-Interface auch noch die ISP-Schnittstelle für den AVR einbauen. Nach der Durchsicht unzähliger Threads zum Thema JTAG in diesem

Auf sourceforge habe ich unter xc3sprog meine Version von xc3sprog hochgeladen, die auch den XC95144XL programmieren kann. Fuer andere Typen gehoert das noch angepasst.

FPGA, VHDL & Co. ·JK ·20.03.2009 23:52 ·5 Antworten

CPLD - multifunktionaler Counter

Wie viele Makrozellen werde ich dafür voraussichtlich benötigen? Würde das vielleicht sogar in ein XC9572XL(-PCG44) mit 72 Makrozellen und 34 verfügbaren I/O-Pins passen? Das wäre optimal für mich...

keiner das du das einbauen musst. Ich wollte dir nur zeigen was machbar ist. Ich habe I2C in einem XC9536, also dem kleinsten CPLD, eingebaut und der ist dadurch zu etwa 70% gefuellt. Funktionalitaet etwa wie ein PCF8574. > Würde das vielleicht sogar in ein XC9572XL(-PCG44) mit 72 Makrozellen >

FPGA, VHDL & Co. ·B.Urner ·17.03.2009 10:29 ·7 Antworten

Kurzschlussfestigkeit von FPGA Ausgängen

Stromaufnahme steigt dann zwar ein wenig, aber kaputt ist der noch lange nicht. Ausprobiert mit einem XC9572 (unfreiwillig) sowie Spartan 2 und Spartan 3 (jeweils mutwillig).

FPGA, VHDL & Co. ·Christian H. ·17.03.2009 08:54 ·8 Antworten

Xilinx 95xx CPLD (allg. Fragen)

Programmiermöglichkeit bot als heute ein 9572/95144. Ich weiß nur noch, dass ich sehr viel VHDL-Code geschrieben habe und der XC4005 zu ca. 99% voll war. Das "kleine" Beispiel "Blink-LED" von Pollin scheint den XC95144 schon zu ca. einem 1/5 zu

1) Richtig 2) N/A 3) Ein kurzes Googlen nach dem XC4005 zeigt dass diese ca. 600 FF zur Verfügung stellte. Ein XC9572 hat 72 FF, ein XC95144 hat 144 (usw). Diese Bausteine bieten deutlich weniger Resourcen, ganz abgesehen von der Tatsache, dass es sich

FPGA, VHDL & Co. ·Gast ·01.03.2009 10:28 ·3 Antworten

Ansteuerung DA-Wandler Spartan 3 Starter Kit

mal deinen Code - ich denke dann bekommst du mehr Antworten... Ich habe schon mal DACs mit einem XC9572 angesteuert - vielleicht kann ich ja was zu deinem VHDL-Code sagen...

FPGA, VHDL & Co. ·Hans-Werner ·23.07.2010 22:44 ·11 Antworten

Dringend Hilfe gesucht - XC9572xl

---- any Xilinx primitives in this code. library UNISIM; use UNISIM.VComponents.all; entity xc9572_demo is port( -- Clock-Erzeugung clk_in: in std_logic; clk_speed: out std_logic; -- Displays seg: out std_logic_vector(7 downto 0); disp: out std_logic_vector

std_logic_vector(3 downto 0); -- LED's led: out std_logic_vector(7 downto 0) ); end xc9572_demo; architecture Behavioral of xc9572_demo is -- Zähler -> Ausgang signal q: STD_LOGIC_VECTOR(29 downto 0) := "000000000000000000000000000000"; -- Zähler -> Folgezustand

FPGA, VHDL & Co. ·Pete Konze ·19.02.2009 15:34 ·8 Antworten

Displaysteuerung mit XC9572

wenn man einen schnellen (16MHz) avr hätte der über SPI (8MHz) Kommandos an einen CPLD schickt z.B. XC9572-10 PLCC44 3.3V (wenns geht würde ich gerne den nehmen da der nich all zu teuer ist und sich auch noch in der keller-hobby-werkstatt verarbeiten läßt) dieser dann einen Displayspeicher (ca. 1MB cache

RAM. > Ich denke, du wirst mit einem CPLD nicht arg weit kommen. Kommt auf den CPLD an. Ein XC9572 im PLCC44 ist definitiv zu klein, alleine schon von den Pins her. Mit einem XC95108 habe ich ein 320x240 LCD in einen SW Monitor mit Videoeingang verwandelt. Für ein 640x480 Farbdisplay würde ich

FPGA, VHDL & Co. ·Grobi ·18.02.2009 19:38 ·18 Antworten

einfacher programmierbarer Logikbaustein

Hm, die Xilinx XC9500XL Serie würde mir da spontan einfallen. Schön schnell, im PLCC Gehäuse für Sockel verfügbar. USB Programmer gibts natürlich auch.

Nimm den Xilinx XC9572XL; das ist der groesste dieser Serie, der im PLCC-Gehauese erhaeltlich ist - dann kannst Du einen Sockel mit 0.1-Zoll Pinabstand verwenden (gleich gross wie bei DIP und passt daher in jede Lochrasterplatine

FPGA, VHDL & Co. ·Manfred S. ·16.02.2009 20:30 ·3 Antworten

einstellbarer Taktteiler in VHDL

mal sehen ob ich da mit meinem bisschen VHDL noch mitkomme. Habe bis jetzt nur mal kurz mit einem XC9572 gearbeitet. Demnächst soll ich aber mit dem Spartan 3A bzw. einem Virtex zu recht kommen. Deshalb hat mir mein Kollege - der mir das alles bei bringen soll ein paar Aufgaben gegeben bis er aus dem

hinzufügen:) Das Problem, dass ich meist zuviele IF-Anweisungen verschachtel hatte ich schon bei meinem XC9572...

FPGA, VHDL & Co. ·Boris M. ·29.01.2009 14:42 ·27 Antworten

xc9572 Programmer, welcher, woher?

Ausserdem wird das Board mit 3.3V betrieben und es stellt sich die Frage, ob man damit ein externes XC9572 programmieren könnte, welches mit 5V betrieben wird. Hat jemand von euch eine Idee? Gruß, ajax

nicht besonders schnell und benötigt im Augenblick noch ca 12 Minuten für Program und Verify eines XC9572. mfg Thomas

FPGA, VHDL & Co. ·ajax ·17.06.2009 11:53 ·8 Antworten

Ratschlag / Verbesserung zu vhdl-Progrämmchen

Hallo zusammen! #ACHTUNG: längerer Post. Ich experimentiere im Moment mit einem xc9572 cpld. In diesem Post geht es um ein kleines Programm zu dem ich gerne Meinungen, Verbesserungsvorschläge und allgemeine vhdl Tips möchte. Auf der Platine ist das cpld, 8 Dioden, 2 7-Segmentanzeigen

> -wirklich viel scheint man in ein cpld nicht zu bekommen? Ein 9572 hat nur 72 FFs, die sind schnell weg. CPLDs sind daher nur für sehr begrenzte Aufgaben geeignet (z.B. als SPI-Slave oder Adressdecoder). Um wirklich größere Hardwareaufgaben zu bewältigen brauchst

FPGA, VHDL & Co. ·Hartmut K. ·12.01.2009 22:11 ·13 Antworten

CMOS Sensor MT9P031

gesteckten Platinen. Die eine Platine enthält den Bildsensor, die zweite den CY7C68013A mit einem CPLD (XC9572XL). Ein Speicherbaustein ist nicht zu sehen, das Datenblatt des CPLD sagt nichts über einen internen Speicher. Ich denke, der CPLD ist dafür da, um verschiedene Bildsensoren anzupassen. Das heißt

was für einen FPGA/SDRAM Baustein hast du benutzt? Auf dem DevBoard von Aptina wird ein VIRTEX-II XC2V250FG256 (ohne extra RAM) eingesetzt. Gruß, Julius

FPGA, VHDL & Co. ·Julius Gonser ·12.01.2017 14:52 ·82 Antworten

Grasshopper und USB-Host

Der XC9572XL ist doch ein Xilinx CPLD, also überall wo "Bank x" steht

bricht für mich eine Welt zusammen :-) @Gerd Genau wie Michael B. meint , die Bank Blöcke sind der XC9572XL. Mein EDA Tool hat die Bauteile schon so in der Lib drin, was bei größeren Bausteinen sehr angenehm ist.

Mikrocontroller und Digitale Elektronik ·Udo S. ·07.03.2009 20:41 ·36 Antworten

Pollin CPLD Board Erfahrungen?

16 Kanal, 40MS/s, 128k x16 VRAM, ATmega8515, RS232 + USB (57kByte/s), Logik wie oben nur in einen XC9572 integriert - 2008: 16 Kanal, 66MS/s, 1M x16 SRAM, ATmega8, USB (500kByte/s), verbesserte Triggerung: Man kann pro Kanal einen vorher und nachher Zustand auswählen, um die Triggerbedingung zu erfüllen

auch sehr gut finde ist das "passende" Buch auf buecherbillig.de. Der Autor verwendet dort zwar ein XC9572, aber das XC95144XL auf dem Pollin Brett ist ja noch größer. Das andere Zeugs von dem Experimentierboard im Buch kann man ja auch extern anschließen. Die Bauteile waren übrigens alle vorhanden,

FPGA, VHDL & Co. ·Peter Diener ·01.10.2012 11:40 ·117 Antworten

Die Krux mit dem vhdl und den dev boards

Elektronik, insbesondere auch vhdl zu beschäftigen. dazu habe ich noch ein paar Fragen: Habe mir ein xc9572 Platinchen gebaut mit paar Leds und 2 tastern. Das kann ich programmieren - alles prima. Aber ist dennoch ein wenig eine Sackgasse. Ich denke noch etwas dazu zu bauen wäre mir recht nur was weiß

allerdings 2 Versionen mit unterschiedlich großen FPGAs. Ich würde dir die 1000er Version empfehlen. Ein xc3s200 wird relativ schnell zu klein.

FPGA, VHDL & Co. ·Hartmut K. ·31.12.2008 01:38 ·3 Antworten

Eagle xc9672 plcc smd sockel

kann mir jemand helfen: ich bin dabei eine Schaltung mit Eagle umzusetzen. Die enthält einen xilinx xc9572. In meiner eagle 5.2 ist der xc9572 unter xilinx vorhanden, allerdings nur mit plcc sockel in klassischer dip Variante. Ich suche einen plcc44 Sockel in smd Ausführung. Hatte ich mir schon

dabei ist. Die Frage: Daß man kann ist mir bewusst, nur wie erweitere ich die xilinx lib, also den xc9572 um dieses plcc44-package aus der Allegro Llibrary? Manchmal gibt es ja ein Bauteil mit verschiedenen Pinouts. Ebenso noch die Frage, das cpld gibt es ja auch in qfp Gehäuse. Bin ich jetzt wirklich

Platinen ·Hartmut F. ·10.12.2008 17:21 ·4 Antworten

Xilinx XCR22LV10 als einstieg

bekomm ich um 2,10€ Aber aktueller wird er dadurch nicht ;-) Bei Reichelts Angelika gibts den XC 9572XL PC44 für 3 Euronen. Der hat immerhin schon 72 FFs und nicht nur 10.

Was kann man eigentlich mit einem XC3S400 so machen ? Also nen kleinen µC integrieren sicher aber wo liegen bei dem Modell die grenzen? MFG Patrick

FPGA, VHDL & Co. ·Patrick W. ·27.12.2008 19:51 ·53 Antworten

CPLD VHDL Experimentiersystem

erlaubt für wenig Geld eigene Experimente mit einem in VHDL programmierbaren Baustein der Firma Xilinx (XC 9572XL PC44) durchzuführen, der preisgünstig im PLCC Gehäuse (ca. 2.90 EUR) und unkompliziert zB. bei Reichelt bestellt werden kann. Im Archiv sind enthalten: Eine einfache und kleine Platine als

FPGA, VHDL & Co. ·Axel Schnell ·03.02.2009 11:43 ·11 Antworten

RS flipflop finden in Xilinx

schlicht und ergreifend nicht auf deine Nutzung abgestimmt... Ich habe in meiner Altzeit (1988 mit XC2064 Gott hab ihn selig bis irgendwann um 2000 mit besagten Flex8k ) auch solche Konstrukte benutzt, wenns das Problem nicht anders zu erschlagen war. Aber wie schon beschrieben das war immer eine

Petrinetze aufgebaut. Aber ich habe mal eine andere Frage, weist du wie man in VHDL mit Xilinx CPLDs (XC9536XL oder XC9572XL) ein Wandlung eines Differenzial-Taktsignales umwandeln kann? Ich dachte dabei an ein D-FF mit Asyn. Set/Reset, etwa so: procedure (clk_p, clk_n) begin if (clk_p = '1') and

FPGA, VHDL & Co. ·frank ·28.03.2009 22:45 ·24 Antworten

40/50MS/s AVR Digital Storage Oscilloscope

anspruchsvolle Messungen, ist die Schaltung geeignet. Das Rauschen wurde ja schon mehrfach erwähnt. Den XC9572-15 habe ich nur mittels LPT XILINX JTAG Kabel programmiert. siehe: http://www.mikrocontroller.net/topic/26776 Funktionierte aber nur mit WinXP, nicht bei Win7 jDSO funktioniert leider bei mir

100ms erweitern Ist so ohne Vergrößerung des Vorteilers nicht möglich. Mit der Programmierung vom XC9572-15 habe ich mich noch nicht befasst. Wird auch nicht so schnell vorkommen. Der Speicher kann bei Teiler 256 max RAM-Inhalt 20ns mal 256 mal 32768 = 167772160 ns ca. 167 ms aufnehmen. Auf 10 ms

Projekte & Code ·Ulrich Radig ·20.11.2010 08:34 ·160 Antworten

Schnelle 10Bit PWM mit CPLD [VHDL, CPLD, Bascom]

PWM Code bereits 34 (von 36) Macrozellen, da ist also kein Raum mehr für Erweiterungen. Mit einem XC9572 wäre das natürlich machbar, aber für mein Projekt brauche ich eigentlich keinen besonders genauen Takt, da reicht der interne Oszillator des Mega8. @gast Weil dann die Drossel kleiner sein kann

Code bereits 34 (von 36) > Macrozellen, da ist also kein Raum mehr für Erweiterungen. > Mit einem XC9572 wäre das natürlich machbar, aber für mein Projekt > brauche ich eigentlich keinen besonders genauen Takt, da reicht der > interne Oszillator des Mega8. Alles klar dann geht es nicht, war nur

Projekte & Code ·Erwin Endres ·12.10.2008 21:15 ·7 Antworten

Kann mir jemand helfen und etwas zu meinen Warnungen der ISE 9.2.04i sagen? Bin Ratlos.

möchte: Ich sende Daten (8 Bit - parallel) von LabVIEW über einen USB-Baustein (FT245) an einen Xilinx XC9572 (das klappt wunderbar - habe ich schon mehrfach mit einem Logic-Analyser kontrolliert). Der Xilinx soll die Eingangsdaten 1:1 auf einen Ausgang legen und zusätzlich (je nachdem was gesendet wurde

du weisst sicher was ich meine) > Ich habe inzwischen verschiedene Bausteine (natürlich immer XC9572) > getestet - ohne Erfolg. Dann habe (wie oben geschrieben) die fehlerhafte > Signalleitung auf einen anderen Pin gelegt - auch ohne Erfolg. Dann habe > ich die CLK des Xilinx anstatt mit 30 MHZ

FPGA, VHDL & Co. ·Alex ·15.09.2008 09:57 ·13 Antworten

LM1881N für Ambilight

ich würde Dir dazu raten nen kleinen cpld (xc9572xl oderso) fürs pixel/zeilenzählen undso zu nehmen, ist weniger aufwand und flexibler als 74hc...

Mikrocontroller und Digitale Elektronik ·Marco M. ·10.09.2008 00:50 ·15 Antworten

Erzeugung eines Interrupts bei Änderung im Datenbus mittels CPLD

und möchte folgendes realisieren: Es soll ein 16 Bit Datenbus überwacht werden. (16 Eingänge am XC9572) Wenn sich ein beliebiges Bit dieses Datenbusses ändert, dann soll ein Ausgang am CPLD auf HIGH gesetzt werden. Ich nenne dieses Ausgang INTERRUPT. Dieser Ausgang soll so lange HIGH bleiben, bis

@Andreas N. (poolspieler) >Es soll ein 16 Bit Datenbus überwacht werden. (16 Eingänge am XC9572) >Wenn sich ein beliebiges Bit dieses Datenbusses ändert, dann soll ein >Ausgang am CPLD auf HIGH gesetzt werden. Ich nenne dieses Ausgang >INTERRUPT. >Dieser Ausgang soll so lange HIGH bleiben

FPGA, VHDL & Co. ·Andreas N. ·28.08.2008 10:20 ·4 Antworten

SRAM SPI Tristate Problem

könnte ich es besser machen? Leider weiss ich nicht mehr weiter. Ich verwende ein GPLD von Xilinx XC9572. Wäre sehr froh, wenn Ihr mir helfen könntet. Gruss Alex

ein Schieberegister ist einfacher und im Extremfall schneller. >Ich verwende ein GPLD von Xilinx XC9572. [[CPLD]] >elsif rising_edge(spi_clk)and HS_AVR = '0' and sig_HS_CPLD = '1' then Solche Sachen sollte der Compiler nicht durchgehen lassen. rising_edge() muss immer allein in einer IF Abfrage

FPGA, VHDL & Co. ·Alex F. ·16.08.2008 19:16 ·2 Antworten

Tausche viele µC STK's gegen CPLD/FPGA STK

Hallo Stephan, ich habe bei mir einen XC9572XL-Kit herumliegen. Wäre das etwas für Dich? Und wenn nicht, was würdest Du für Cypress PSoC First Touch haben wollen? MfG, Wincent

Markt ·Stephan ·09.08.2008 11:13 ·12 Antworten

XC9572XL & Counter

Hi Leute mache grade meine ersten Versuche mit HDL Abel und wollte grad mal mit dem XC9572XL nen 4-Bit Counter entwerfen. Die Zustände der einzelnen FF sollen mir zur Kontrolle noch über 4LEDs angezeigt werden. Ganz einfach also. Takteingang: Pin 5 LEDs: Pin 35-38 hier der Code:

:= Counter + 1; [L0..L3] = [Q3..Q0]; END Ergebnis ist: nach dem übertragen macht der XC9572XL zwar irgendwas d.h die LEDs wechseln und blinken wie wild im Takt, aber eben nicht schön (dez)1->2->3->4->5 usw, sondern völlig durcheinander und das auch noch bei steigender und mal bei fallender

FPGA, VHDL & Co. ·Uwe M ·18.07.2008 00:28 ·7 Antworten

ISE WebPACK 10.1

Komprimierung zu machen??? *stirnruntzel* Lade mir grad das Webpack7.1 runter kann das mit dem XC9572XL umgehen

> Lade mir grad das Webpack7.1 runter kann das mit dem XC9572XL umgehen Es kann.

FPGA, VHDL & Co. ·Thoralf ·11.07.2008 12:47 ·6 Antworten

Bitte um Hilfe bei letzten Problem mit JTAG.

diese Entscheidung richtig war. Nun habe ich mir einen Adapter von JTAG zur PLCC44 Fassung meines XC9572xl gebaut, wie bei "Fischl.de, Erste Schritte mit dem Xilinix XC9572xl" beschrieben ist, die Pinbelegung des Sockels ist dort auch hinterlegt. Leider fingen nun die Probleme an, wo mir keiner so

Sieh dich doch mal bei Trenz-electronic um. Da gibt es ein GOP_XC9572XL Und wenn du noch eine Parallel-Schnitte hast ein Z-JTAG3 Programmierkabel. Oder besorg dir ein komplettes Eval-Kit. Dann weißt du mal sicher, dass deine Hardware tut.

FPGA, VHDL & Co. ·Micha ·05.07.2008 13:31 ·33 Antworten