Suchergebnisse für ""XC9572""

Durchsucht Beiträge, Anhänge und Wiki-Artikel.

Forum alle
Zeitraum alle

475 Treffer für "XC9572" Suchergebnisse für ""XC9572""

Relevanz Datum
  • Thread

    CPLD Xilinx XC 9572XL wird heiß und stirbt

    Im Rahmen eines Ausbildungsprojektes wird bei uns ein CPLD Kurs abgehalten. Benutzt wird der CPLD XC9572XL der Firma Xilinx. Wegen der einfachen und schnell erlernbaren Eingabe wird die Software Xilinx Foundation 2.1i verwendet, da hier ein Schematic Editor zur Verfügung steht. Der CPLD wird während des

    Bitte mal lesen. http://www.mikrocontroller.net/topic/85222#new Besorg dir mal den XC9572 für 5 Volt. Mach mal den Johson Counter (Lauflicht ) da mit VHDL mit ISE-Web-Pack z.B 8.x Wie geht das mit der alten 2.1 Soft bei den neuen 9572XL Typen da überhaupt rein. Was wird da für ein

    FPGA, VHDL & Co. ·Patrick Ackermann · ·4 Antworten

  • Thread

    CPLD/FPGA Plazierung/Routing

    voll ausnutze) recht gut beeinflussen. Und: In EAGLE ist der CPLD, um den es geht (Beispiel: XC9572), als PLCC 84 vorhanden. Nun, nach einem Platzieren der Bausteine auf der Platine würde sich erst die günstigste Zuordnung "Echt-Pin" zu "Funktions-Pin" ergeben, die ich beim CPLD constraints design

    Platinen ·Mike · ·8 Antworten

  • Datei

    dso.vhd

    use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; --für xc9572 -15 PC84 entity dso is Port ( clock : in STD_LOGIC; --vom 50 Mhz Oszillator reset : in STD_LOGIC; --vom avr clockout : out STD_LOGIC; -- für den ad-wandler ad_enable : in STD_LOGIC; --vom avr, schaltet

    in „Zähler aus zwei Clock-Quellen speisen“ · FPGA, VHDL & Co. ·

  • Thread

    Zähler aus zwei Clock-Quellen speisen

    dem obligatorischen Blinker nun etwas -für mich - kompliziertes ausgesucht. Ich möchte einem xc9572 folgendes beibringen: 1) Daten mit hoher Geschwindigkeit (>50MHZ) von einem AD-Wandler lesen und in einem SRAM speichern. 2) Wenn das SRAM voll ist, die Daten _langsam_, also mit einem eigenem

    FPGA, VHDL & Co. ·Frank B. · ·17 Antworten

  • Thread

    CPLD Einstieg, welchen nehmen ?

    Es gibt PLCC44-Fassungen mit Stiften. Den XCR3064 oder XC9572 gibts als PLCC44 Der XCR ist nur 3,3V, dafür aber echt CMOS (kein Ruhestrom). Peter

    Mikrocontroller und Digitale Elektronik ·Frank B. · ·10 Antworten

  • Thread

    Xilinx CPLD XC9572 Versorgung + I/O Sonderbelegung

    Hallo, hier 3 kleine Fragen zum Thema XC9572. 1.Müssen alle 3 VCC und alle 3 GND (Masse) beschalten werden oder reicht je 1 Pin aus? 2.Die Pins 5,6,7 und 39,40,42 haben neben der I/O Funktion auch noch andere Aufgaben. Wenn ich die nur

    FPGA, VHDL & Co. ·nummernschalter · ·3 Antworten

  • Thread

    Suche Infos über CPLD's (XC9536XL)

    Also die XC9572XL lassen sich mit so nem billig Parport Programmer beschreiben. Die '36er sind nur die kleinere Version davon, also geh ich zu 99,999% davon aus, dass die sich auch so beschreiben lassen. Check

    FPGA, VHDL & Co. ·Thomas Stoll · ·6 Antworten

  • Thread

    PROM durch CPLD ersetzen

    dann sind das schon mal 64 Bit. Geht also mit einem 9536 nicht, da der nur 36 FF's hat. Mit einem XC9572 müsste es gehen, kommt aber auf den konkreten Anwendungsfall an. Volker

    damit lassen sich sehr komplexe Dekoder aufbauen. Erst recht der hier geforderete 8x4. >Mit einem XC9572 müsste es gehen, kommt aber auf den konkreten Der klene Bruder reicht locker. MFG Falk

    FPGA, VHDL & Co. ·Thomas Miehling · ·9 Antworten

  • Thread

    AVR-ChipBasic2 - BASIC-Computer mit ATMega 644

    dabei aufgeben müssen. Verbaut sind ein ATMega1284P mit 20MHz, ein ATMega328P mit 16MHz und ein XC9572 CPLD. Ausgabe kann wahlweise auf gängige monochrome 320x240 LCDs ohne eigenen Controller (8 Graustufen, ca. 130Hz Frame-Frequenz), VGA und TV (8/16 Farben) erfolgen. Insgesamt wird es nur 4 Videomodi

    Projekte & Code ·Joerg Wolfram · ·709 Antworten

  • Thread

    geht CPLD + Quarz ohne Quarzoszi?

    dann natürlich die entsprechende Logik sein, so wie bei einem Oszillator mit Gattern. Verwende XC9572XL CPLDs von Xilinx. Hat da jemand ein Beispiel oder einen Link? Vielen Dank - cl

    FPGA, VHDL & Co. ·Christoph Lechner · ·8 Antworten

  • Thread

    Alternative zu 8255

    tobias plüss an. cpld ist zwar etwas einarbeitung, aber es lohnt sich. als cpld würde ich einen xc9572 o.ä. von xilinx empfehlen. aber welchen man nimmt ist letzlich geschmackssache.

    Mikrocontroller und Digitale Elektronik ·Andreas G. · ·6 Antworten

  • Thread

    Projekt : Digitales Speicheroszilloskop

    Praktikums auf der Uni soetwas zu bauen. Der Digitalteil besteht aus einem ADS830, einem Xilinx XC9572 (40MHz) welcher in eine FIFO (IDT7201) schreibt, und einem ATMEGA128 welcher mit einem FT232 die Kommunikation zum PC und die Steuerungsaufgaben übernimmt. In gewisser Weise hat mein System eine

    Mikrocontroller und Digitale Elektronik ·Frühaufsteher · ·10 Antworten

  • Thread

    JTAG-Player mit ATMEGA644 seriell

    den MEGA644 vorgesehen, der bei 3,3V noch mit 11,0592MHz laufen sollte. Die Programmierung eines XC9572XL mit 24kB Daten dauert ca. 22sec. Ach ja, eigentlich war das Projekt ein Programmer für serielle EEPROMS der Typen 24C(x)xx und 93Cxx. Den JTAG-Player habe ich dann dazugeschustert. Also, serielle

    FPGA, VHDL & Co. ·Andre S. · ·12 Antworten

  • Thread

    Sparten II FPGA für Anfänger

    ich erstmal mit einem CPLD von ALTERA oder XILINX anfangen,auch wenn da nicht so viel reinpasst! XC9572 (5V) gibt es bei Reichelt oder XC95108 bei darisus.de. Die ALTERA 7000S Reihe ist leider nicht so einfach zu bekommen. Einige Ports oder spezielle andere logik passt da auch rein und man kann

    FPGA, VHDL & Co. ·Tobias P. · ·36 Antworten

  • Thread

    Xilinx XC9572XL Kurzschluss?

    Ich bin in CPLD-Welt ziemlich neu.Ich habe mir einen Demo-Board mit einem CPLD Baustein Xilinx XC9572XL als PC44 Sockel gebaut. Ausserdem benutze ich original Xilinx USB Plattform cable. Ich habe eine Grundsätzliche Frage: Im Datenblatt von dem Baustein steht das man Die Pins 10, 23, 31 auf Ground

    FPGA, VHDL & Co. ·Halil Akcay · ·6 Antworten

  • Thread

    Xilinx XC9500 Macrocell Power Mode setzen

    Kann mir jemand mal spontan sagen, wie ich den "power mode" für Makrozellen innerhalb eines XC9572 im ISE individuell konfigurieren kann? Habe bislang nur den globalen Schalter in den Fitter Einstellungen gefunden. Der bringt mich aber nicht weiter, weil mein Design nicht mehr funktioniert,

    >Kann mir jemand mal spontan sagen, wie ich den "power mode" >für Makrozellen innerhalb eines XC9572 im ISE individuell >konfigurieren kann? Über Constraints im [[UCF-Dateien]]. Syntax lässt sich fix in der Hilfe finden bzw. im Constraints Guide. MFG Falk

    FPGA, VHDL & Co. ·ARM-Fan · ·2 Antworten

  • Thread

    16-Bit SPI Slave mit AVR

    auf 3 Tage tippen, eher weniger. Bauteilkosten sind abhängig vom Lieferanten und Abnahmemenge, der XC9572XL kostet bei Angelika R. aus S. im PC44 Gehäuse 2,90 (jaja, Ziegelstein). Bei http://www.nuhorizons.com bekommt man den für $2,12. MFG Falk

    Mikrocontroller und Digitale Elektronik ·AVR-User · ·12 Antworten

  • Thread

    brauche hilfe bei VGA LCD interface controller projekt

    regelt. Welche Hardware würde man am Besten für das Projekt verwenden? Ginge das z.B. mit einem XC9572XL 10ns von Xilinx den gibts bei Reichelt schon für ca. 3€ ? Als RAM wäre meiner meinung nach n V- oder W-RAM sinnvoll, aber wo bekommt man die Dinger? Aber viel wichtiger noch, wo gibts n gut verständliches

    144Poliges!). Also Tja, wenn du es schaffst, die Logik in einen CPLD zu pressen . . . >mit einem XC9572XL 10ns von Xilinx den gibts bei Reichelt schon für ca. >3€ ? Nicht wirklich ;-) > Als RAM wäre meiner meinung nach n V- oder W-RAM sinnvoll, aber wo >bekommt man die Dinger? Aber viel wichtiger

    FPGA, VHDL & Co. ·Grobi · ·8 Antworten

  • Thread

    Werkszustand von CPLDs?

    miteinander kommunizieren. Die entsprechenden Pins des AVR sind dabei direkt mit den Pins des CPLDs (XC9572) verbunden. Der AVR ist bereits programmiert, der CPLD ist noch nicht eingebaut. Kann ich einen unprogrammierten CPLD in den Sockel einsetzen und dann die Betriebsspannung anlegen? Was passiert, wenn

    FPGA, VHDL & Co. ·Max · ·4 Antworten

  • Thread

    Vorgehensweise "assign package pins" mit ISE / PACE

    Inkrementalsensor Signalen unter Simulink/XPC Target zusammen. Ich möchte die Platine mit mehreren XC9572'er aufbauen (jeder CPLD bekommt Daten-Bus, Adress-Bus und Signal IO). Um das Design möglichst generisch zu halten und das Routing der Platine zu optimieren, würde ich gerne den Daten-, Adress-Bus

    FPGA, VHDL & Co. ·Patrick Sausen · ·3 Antworten

  • Thread

    FPGA synthetisierung

    geht, könnte man auch einen grösseren CPLD nehmen, dann braucht man keinen EPROm wie fürs FPGA. Ein XC9572XL könnte reichen. MFG Falk

    Jedoch finde ich den nur bei deutschen Firmen (bin Österreicher) In österreich wäre der erhältlich: XC9572XL Die abgespeckte Version, unsere Lehrkraft meinte dass wir wohl mindestens 100 Gates brauchen werden...damit würde der XC9572XL flachfallen Würd mir ja gern mal das Webpack von xilinx downloaden

    FPGA, VHDL & Co. ·Vhdler · ·136 Antworten

  • Thread

    Programm zu groß für CPLD

    Optimize Density gestellt was ging. Gibt es noch andere Möglichkeiten? Das Programm soll in einen XC9572XL und ist eine Zustandsmaschine mit 10 Zuständen. Die Funktion die ich hinzufügen wollte ist, dass ein Pin High ist, wenn die Maschine sich in einem von zwei bestimmten Zuständen befindet. Versucht

    FPGA, VHDL & Co. ·Christian H. · ·8 Antworten

  • Datei

    report.txt

    .39 Xilinx Inc. Fitter Report Design Name: logicAnalysator Date: 10-31-2007, 8:53PM Device Used: XC9572-7-PC44 Fitting Status: Successful ************************* Mapped Resource Summary ************************** Macrocells Product Terms Function Block Registers Pins Used/Tot Used/Tot Inps Used/Tot

    in „FATAL ERROR in Xilinx ISE“ · FPGA, VHDL & Co. ·

  • Thread

    FATAL ERROR in Xilinx ISE

    Hi, ich schreibe gerade an dem Code für einen XC9572 als Speichercontroller. Der Code besteht aus drei VHDL-Modulen die bestimmte Bausteine enthalten. Der Syntaxcheck verläuft positiv, aber wenn ich den Code implementieren will, schreibt er folgendes

    auf. Allerdings ist es merkwürdig das dein ISE sich darüberbeschwehrt aber meins net. Für welchen XC9572 haste das denn gemacht?

    FPGA, VHDL & Co. ·The Scientist · ·10 Antworten

  • PDF

    Ausgang.pdf

    DDR_Interface AND2 C LD8 OBUF8 Datenbus(7:0) INV8 D[7:0] Q[7:0] Latch_8A(7:0) G D D Ausgang, CPLD XC9572-PC84 1 2 3 4 5 6 7 8

    in „Synchronitäts-Probleme mit CPLD?“ · FPGA, VHDL & Co. ·

  • PDF

    Eingang.pdf

    CS_Interface INV E D15 DDR_Interface INV AND2 C C OBUFE8 E Datenbus(7:0) INV8 D D Eingang, CPLD XC9572-PC84 1 2 3 4 5 6 7 8

    in „Synchronitäts-Probleme mit CPLD?“ · FPGA, VHDL & Co. ·

  • Thread

    Synchronitäts-Probleme mit CPLD?

    wieder fehlerfrei! Ich kann es nicht nachvollziehen. Kann es sein, dass die bei der Produktion der XC9572 etwas geändert haben?

    Erik (Gast) >Ich kann es nicht nachvollziehen. Kann es sein, dass die bei der >Produktion der XC9572 etwas geändert haben? Glaub ich nicht. Hast du auch nicht aus versehen die XL Typen erwischt? MFG Falk

    FPGA, VHDL & Co. ·Erik · ·13 Antworten

  • Thread

    JTAG Problem mit ATMega128 und XC9536

    Ich habe eine Chain aus XC9572XL und Atmega128 (also fast identische Konfiguration) und bei mir funktioniert es, wenn ich in Impact die Chain per Hand einrichte: - Das CPLD: "Add Xilinx Device", dann .bsd file angeben (liegt

    Mikrocontroller und Digitale Elektronik ·kollabierer · ·9 Antworten

  • Thread

    Suche CPLD für Projekt

    Hm, also ich würde eher XC9572 oder wenn irgendwo zu bekommen XC95108 empfehlen. Weil der XC9536 kann zwar 4 8Bit Register implementieren, allerdings wollen diese ja auch noch adressiert und befüllt werden. Evtl. gibts da auch

    FPGA, VHDL & Co. ·Peter Hans · ·5 Antworten

  • Thread

    CPU aus CPLDs aufbauen?

    Auf Opencores gibts eine 'CPU' die in ein XC9536 geht, da ist dann ein XC9572 schon ein Dualcore ;) Wobei man ja ggf. auch mit 4,5 oder 6 Bit Wortbreite hinkommen könnte und um Register zu sparen eine 'registerlose' Stackarchitektur wählt. Aber mehr als 'just for fun' ist

    FPGA, VHDL & Co. ·Dosenöffner · ·5 Antworten

  • Thread

    CPLD Programmer(Xilinx)

    jetzt gefunden habe sind alle sehr teuer. Ich benötige das Teil für die Programmierung eines XC9572 Es gibt ja eine Application Note von Xilinx (XAPP058) wo die Programmierung mit einem MC beschrieben ist. Hat das jemand nach diesem Schema schon gemacht? Viele Grüße Max

    sind alle sehr teuer. Von nix ist nix. >Ich benötige das Teil für die Programmierung eines XC9572 Wenn du nur EINEN IC programmieren willst, dann bau die Parallelport-Variante nach, programmier den IC und gut. >Es gibt ja eine Application Note von Xilinx (XAPP058) wo die >Programmierung

    FPGA, VHDL & Co. ·max · ·4 Antworten

  • Thread

    Frage zu CLPD von XILINX

    Hallöchen zusammen. Ich hoffe es ist einer unter euch der mir Fragen zum CLPD XC9572 oder auch XC95288 beantworten kann. Wenn ich es richtig im datasheet gelesen habe gibt es drei verschiedene Geschwindigkeitsvarianten von 15ns 10ns und 5ns . Ich fange eigentlich mit CLPD und FPGA

    Datenblatt zum XC9572: http://direct.xilinx.com/bvdocs/publications/ds065.pdf Auf Seite 4 steht, worauf sich diese Nanosekunden beziehen: TPD I/O to output valid - 7.5 - 10.0 - 15.0 ns und zwei Beispiele mit Fußnoten

    FPGA, VHDL & Co. ·Ralf J. · ·12 Antworten

  • Thread

    VGA-Testbildgenerator

    Radig (http://www.ulrichradig.de/) nachbauen, aber mit einer kleinen Abänderung. Ich würde gerne ein XC9572XL mit 3,3V benutzen. Die Pinbelegung habe ich angepasst und die Vorwiderstände dementsprechend von 220 Ohm auf 150 Ohm und von 47 Ohm auf 30 Ohm angepasst. Da der XC9572XL 5V-tolerante Eingänge hat

    einmal die Schaltung von Ulrich Radig 1 zu 1 aufgebaut. Die funktioniert mit einem XC9536 und einem XC9572 einwandfrei und zwar mit meiner abgeänderten Schematic-File. Nun habe ich das ganze auf ein eigenes Layout übertragen. Einen XC9572XL mit 3,3V Versorgungsspannung, dazu einen 5V Oszillator, der auch

    FPGA, VHDL & Co. ·Jens · ·8 Antworten

  • Thread

    Probleme mit I/O Markern (Xilinx ISE 9.2i)

    . Ich habe ein Schematic-File entworfen und möchte nun die virtuellen I/O-Marker den Pins meines XC9572XL zuordnen. Das Problem ist, wenn ich in PACE die Zuordnung vornehmen möchte sind als Pins nur die Ein- und Ausgänge eines D3_8E vorhanden und kein einziger meiner eigentlichen Marker... Kennt jemand

    FPGA, VHDL & Co. ·Jens · ·0 Antworten

  • Thread

    Leistungsaufnahme von FPGA/CPLD

    steht in den Datenblättern, für die CPLDs gibts exakte Diagramme. Da ich grade gemessen habe: XC9572XL halbvoll mit 1 MHz Takt (also sehr langsam) zieht ca. 10 bis 20 mA.

    FPGA, VHDL & Co. ·Philip · ·8 Antworten

  • Thread

    Mein erstes XILINX-Programm, Fehlermeldung, jetzt mit Anhng

    Hallo da draußen, schreibe gerade mein erstes XILINX-Programm mit ISE9.1 für einen CPLD XC9572XL. Design ist fertig, Testbench-File ist erzeugt (VHDL), bei "Check Syntax" in der "Behavioral Simulation" kommt aber folgende Fehlermeldung: ERROR:HDLParsers:164 - "D:/..../XILINX_TX_tb.vhd"

    FPGA, VHDL & Co. ·Otto Richter · ·3 Antworten

  • Thread

    CPLD als Taktgenerator gibt schlechte Signalqualität

    @nop also bei mir kann ein XC9572-15 eine Eingangsfrequenz von >200MHz zählen, es gibt keine SMD-Bauteile und die Platine ist einseitig, Hartpapier, Layout selber gemacht und geätzt. M.E. kann sog. 'ugly construction' manchmal besser

    FPGA, VHDL & Co. ·Christian H. · ·67 Antworten

  • Thread

    Parallel Cable III - XC9572XL, keine Verbindung

    Jetzt habe ich mir ein Parallel Cable III gelötet, Schaltplan von Xilinx mit 74HC125. Dazu einen XC9572XL und 3.3V Spannungsregler auf einer zweiten Lochplatine. Die Beschaltung sollte soweit auch korrekt sein, vor dem Einsetzen der 74HC125 und des CLPD nochmal durchgemessen, eine Verbindung vergisst

    FPGA, VHDL & Co. ·Ingo B. · ·4 Antworten

  • Thread

    GAL für Adressbus verwenden?

    GAL, an dem ich einen 24Bit Adressbus anschließen kann >und zwischen drei ICs switchen kann? XC9572 von Xilinx z.B. Nenne das Ding aber lieber CPLD ;) Hab mir damit mal einen 3 Chip Epromsimulator gebaut.

    Mikrocontroller und Digitale Elektronik ·Hans · ·24 Antworten

  • Thread

    100Mhz TTL? HC/HCT

    Bei 100MHz entweder AC(T) oder F. Oder eben CPLD, der XC9572 (XCR3064) ist für Bastler im PLCC44 noch einfach zu handhaben (Sockel mit Pins im 2.54-Raster) und direkt über den LPT-Port programmierbar. Peter

    Mikrocontroller und Digitale Elektronik ·Bernd · ·15 Antworten

  • Thread

    Xilinx XC9572XL Comperator = OP ? 5V oder 3V

    Es ist ein Unterschied zwischen XC9572 und XC9572XL. XC9572 : Kann (muß) mit 5 Volt versorgt werden. XC9572XL : Darf nicht mit 5V, sondern muß mit 3.3 V versorgt werden. Auch VCCIO darf nicht auf 5 Volt gelegt werden. Daß der Pegel

    Beschaltung bleibt wie oben nur das ich halt die Spannungsteiler und C an die Entsprechenden Pins des XC9572XL setze. Irgendwie habe ich das gefühl das sowas nicht funzt. Oder ? Gruß

    FPGA, VHDL & Co. ·Michel · ·7 Antworten

  • Thread

    CPLD Beginner

    Programmierbaren Logik ist ja hier im Forum ein eher verschlafenes Eckchen. Na ja habe mir einen XC9572XL besorgt und auch schon zum laufen bekommen. Einige kleinere test Programme waren kein großes Problem. Aber ich vermisse doch einiges z.b. die genaueren Elektrischen Beschreibungen. Mit wie viel

    Such mal nach dem XC95xxXL Family DataSheet oder wie auch immer sich das nennt. In dem XC9572XL Datenblatt findet man nichts dazu.

    FPGA, VHDL & Co. ·Sven S. · ·8 Antworten

  • Thread

    CPLD defekt?

    Ich wollte mich an die CPLD und habe nach einem ersten Erfolg wohl meinen XC9572XL zerstört, zwischen einem GND und VCCInt Paar messe ich nur noch 3 Ohm, das Paar GND VCCIO hat ca. 20 MOhm. Bevor ich einen neuen CPLD einsetze und mir das nochmal passiert, wäre es toll wenn jemand

    Ich habe gerade meine erste XC9572XL Schaltung in Betrieb genommen. Da ich so motiviert und überzeugt von mir war, habe ich die Schaltung ohne Strombegrenzung angeschlossen. Dat Ding zog 2 Ampere. Nun stelle ich fest, dass: 1. Ich

    FPGA, VHDL & Co. ·Jojo · ·11 Antworten

  • Thread

    Sind kleiner-bzw größer-Relationen synthetisierbar?

    stark wirkt sich das dabei aus? Ich sollte vielleicht mal dabei sagen, dass das ganze in ein XC9572XL CPLD soll. In FPGAs kann man sicher komplexere und andere Dinge synthetisieren als in CPLDs?

    FPGA, VHDL & Co. ·Christian H. · ·12 Antworten

  • Thread

    Frage zu CPLD Signalen (GTS, GCK etc)

    Ich habe einen XC9572XL in VQ64. Ich habe noch (fast) keine Ahnung von CPLDs und deshalb bin ich beim Entwickeln der Schaltung über die GTS, GCK und GSR Pins gestolpert. Kann ich diese genau wie alle anderen Pins als Ein

    FPGA, VHDL & Co. ·Marius S. · ·4 Antworten

  • Thread

    Fehler beim Brennen von XC9572

    eingrenzen: - iMPACT solo starten - configure devices / boundary scan / automatic. (Kabel III und XC9572 werden erkannt) - Wenn ich KEIN file lade, kann ich das CPLD auslesen (readback), löschen, was auch immer ich mag. - Wenn ich ein JED file lade (auch das gerade ausgelesene), gibts

    FPGA, VHDL & Co. ·Michael · ·2 Antworten

  • Thread

    XC9572 -> Programmierung flüchtig?

    Hallo! Ich habe mir einen kleines Programmiergerät mit aufsteckbarer Testplatine für meinen XC9572 gebaut. Dieses Gerät funktioniert auch einwandfrei. Jetzt habe ich eine größere Steuerung gebaut, welche einen XC9572 als zentrales Bauteil besitzt. Da die Steuerung einen nicht nachvollziehbaren

    Gerät funktioniert auch einwandfrei. Jetzt habe ich eine größere >Steuerung gebaut, welche einen XC9572 als zentrales Bauteil besitzt. >Da die Steuerung einen nicht nachvollziehbaren Fehler verursacht, habe >ich nach vielfachen Messungen einfach einmal einen neuen CPLD in diese >eingesetzt. -> Der

    FPGA, VHDL & Co. ·Max W. · ·1 Antworten

  • Thread

    Buch von Rainer Jost - gutes Einsteigerbuch?

    " genommen hätte. Aber was taugt es inhaltlich? Das Buch bezieht sich im Wesentlichen auf den XC9572, was wohl für den Einstieg ganz ok ist, oder? Welche Bücher sind ansonsten zu empfehlen - evtl. auch als Ergänzung - und wovon sollte man lieber die Finger lassen, z.B. weil veraltet oder voller Fehler

    Experimentierboard für die Arbeit mit Programmierbarer Logik Dieses Experimentierboard verfügt über einen CPLD XC9572 mit 72 Makrozellen eine JTAG-Schnittstelle zur Programmierung des Chips vom PC aus 2 Generatoren, einer davon, der Low Frequency-Generator, gestattet eine einstellbare Frequenz 8 Schalter mit Anzeige-LEDs

    FPGA, VHDL & Co. ·Diodenes · ·8 Antworten

  • Thread

    Spartan 3 und JTAG

    vom typ III zu laden. Dieses Kabel (Selbstbau nach Xilinx Ver.2) funktioniert mit den 3.3V CPLDs XC9572 und XC95144. Ich habe das Kabel mit den xc3s200 mal mit 2.5V und auch mit 3.3V (mit den ausreichenden Schutzwiderständen) betrieben. Impact erkennt ein "unknown device" mit der Version 15. Wenn

    FPGA, VHDL & Co. ·Dietrich · ·1 Antworten

  • Thread

    Pinning vom XC9572

    Hallo, weiß jemand, wieso die Pins vom XC9572 nicht einfach I/O genannt werden, sondern explizit die Information verfügent an welchem "Function-Block" und welcher "Macro Zelle" die Pins hängen? Ist es da nicht egal wie man wo seine Leitungen

    @Gargamel >weiß jemand, wieso die Pins vom XC9572 nicht einfach I/O genannt werden, >sondern explizit die Information verfügent an welchem "Function-Block" >und welcher "Macro Zelle" die Pins hängen? Ganz einfach, weil eben trotz des hohen Freihitsgrades

    FPGA, VHDL & Co. ·Gargamel · ·9 Antworten