mikrocontroller.net

Forum: FPGA, VHDL & Co. Probleme mit I/O Markern (Xilinx ISE 9.2i)


Autor: Jens M. (jens-m)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo alle zusammen,

ich habe ein Problem mit meinem Xilinx-Programm. Ich habe ein 
Schematic-File entworfen und möchte nun die virtuellen I/O-Marker den 
Pins meines XC9572XL zuordnen. Das Problem ist, wenn ich in PACE die 
Zuordnung vornehmen möchte sind als Pins nur die Ein- und Ausgänge eines 
D3_8E vorhanden und kein einziger meiner eigentlichen Marker...

Kennt jemand das Problem oder hat einen Lösungsansatz für mich? Ich 
stehe nämlich auf dem Schlauch...

MfG

Jens

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.