Suchergebnisse für "XC9572"

Probleme mit I/O Markern (Xilinx ISE 9.2i)

Xilinx-Programm. Ich habe ein Schematic-File entworfen und möchte nun die virtuellen I/O-Marker den Pins meines XC9572XL zuordnen. Das Problem ist, wenn ich in PACE die Zuordnung vornehmen möchte sind als Pins nur die Ein- und Ausgänge eines D3_8E vorhanden und kein einziger meiner eigentlichen Marker... Kennt

FPGA, VHDL & Co. ·Jens ·12.09.2007 19:24 ·0 Antworten

Leistungsaufnahme von FPGA/CPLD

steht in den Datenblättern, für die CPLDs gibts exakte Diagramme. Da ich grade gemessen habe: XC9572XL halbvoll mit 1 MHz Takt (also sehr langsam) zieht ca. 10 bis 20 mA.

FPGA, VHDL & Co. ·Philip ·20.09.2007 09:50 ·8 Antworten

Gutes Anfängerprojekt für CPLD

Hallo, ich habe mir ein Board mit einem CPLD von Xilinx (XC9536) aufgebaut, und mir das WebPack heruntergeladen. Nun suche ich eine Idee für ein gutes Anfängerprojekt um ein besseres Gefühl für CPLD's zu bekommen. Ich habe vorher nur µC programmiert. Im Studium

Wie wäre es gleich einen 9572 zu nehmen, passt gleich mehr rein und gibt es auch in lötbaren Gehäusen ala plcc44 und Co. Ich habe auch mit dem 9536 angefangen. Was ich persönlich doof fand, war das der so schnell voll war. Kannst

FPGA, VHDL & Co. ·Carsten ·04.09.2007 21:05 ·4 Antworten

Mein erstes XILINX-Programm, Fehlermeldung, jetzt mit Anhng

Hallo da draußen, schreibe gerade mein erstes XILINX-Programm mit ISE9.1 für einen CPLD XC9572XL. Design ist fertig, Testbench-File ist erzeugt (VHDL), bei "Check Syntax" in der "Behavioral Simulation" kommt aber folgende Fehlermeldung: ERROR:HDLParsers:164 - "D:/..../XILINX_TX_tb.vhd

FPGA, VHDL & Co. ·Otto Richter ·07.08.2007 13:26 ·3 Antworten

RGB-LED mit PWM

> lösung - ich habe mich noch nicht mit solchen dingern beschäftigt - > gibts da was? Xilinx XC9500-Serie... in PC44/84 Gehäuse, mit 50ct Sockel auch auf Lochraster zu verwenden. Läuft mit 5V oder 3.3V. Programmierung über Parallelport-Adaptor. (Drei Widerstände könnten reichen, sonst kommt noch

, der nicht in >einem bga steckt, únd sich mit 3 widerständen an einem pc mit ... >Xilinx XC9500-Serie... in PC44/84 Gehäuse, mit 50ct Sockel auch auf >Lochraster zu verwenden. Läuft mit 5V oder 3.3V. Programmierung über Genau! Wobei die NICHT mit variabler Spannung arbeiten wie die AVRs

Mikrocontroller und Digitale Elektronik ·Ralf ·26.07.2007 16:12 ·13 Antworten

CPLD als Taktgenerator gibt schlechte Signalqualität

Eigentlich sogar ehr eine Verschlechterung, wenn ich ihn zwischen Quarzoszillator und rest Schalte (XC9536 draußen). Was würdet ihr für eine weitere Vorgehensweise vorschlagen? -Code ändern, dass Takterzeugung nicht mehr kombinatorisch ist -wenn das nichts hilft xc9500xl verwenden -wenn das nichts

@nop also bei mir kann ein XC9572-15 eine Eingangsfrequenz von >200MHz zählen, es gibt keine SMD-Bauteile und die Platine ist einseitig, Hartpapier, Layout selber gemacht und geätzt. M.E. kann sog. 'ugly construction' manchmal

FPGA, VHDL & Co. ·Christian H. ·09.07.2007 21:37 ·67 Antworten

Parallel Cable III - XC9572XL, keine Verbindung

. Jetzt habe ich mir ein Parallel Cable III gelötet, Schaltplan von Xilinx mit 74HC125. Dazu einen XC9572XL und 3.3V Spannungsregler auf einer zweiten Lochplatine. Die Beschaltung sollte soweit auch korrekt sein, vor dem Einsetzen der 74HC125 und des CLPD nochmal durchgemessen, eine Verbindung vergisst

FPGA, VHDL & Co. ·Ingo B. ·22.06.2007 22:35 ·4 Antworten

GAL für Adressbus verwenden?

ein GAL, an dem ich einen 24Bit Adressbus anschließen kann >und zwischen drei ICs switchen kann? XC9572 von Xilinx z.B. Nenne das Ding aber lieber CPLD ;) Hab mir damit mal einen 3 Chip Epromsimulator gebaut.

Mikrocontroller und Digitale Elektronik ·Hans ·14.06.2007 22:22 ·24 Antworten

100Mhz TTL? HC/HCT

Bei 100MHz entweder AC(T) oder F. Oder eben CPLD, der XC9572 (XCR3064) ist für Bastler im PLCC44 noch einfach zu handhaben (Sockel mit Pins im 2.54-Raster) und direkt über den LPT-Port programmierbar. Peter

Mikrocontroller und Digitale Elektronik ·Bernd ·10.06.2007 13:15 ·15 Antworten

Xilinx XC9572XL Comperator = OP ? 5V oder 3V

Es ist ein Unterschied zwischen XC9572 und XC9572XL. XC9572 : Kann (muß) mit 5 Volt versorgt werden. XC9572XL : Darf nicht mit 5V, sondern muß mit 3.3 V versorgt werden. Auch VCCIO darf nicht auf 5 Volt gelegt werden. Daß der Pegel

Beschaltung bleibt wie oben nur das ich halt die Spannungsteiler und C an die Entsprechenden Pins des XC9572XL setze. Irgendwie habe ich das gefühl das sowas nicht funzt. Oder ? Gruß

FPGA, VHDL & Co. ·Michel ·22.05.2007 19:09 ·7 Antworten

CPLD Beginner

Programmierbaren Logik ist ja hier im Forum ein eher verschlafenes Eckchen. Na ja habe mir einen XC9572XL besorgt und auch schon zum laufen bekommen. Einige kleinere test Programme waren kein großes Problem. Aber ich vermisse doch einiges z.b. die genaueren Elektrischen Beschreibungen. Mit wie viel

Such mal nach dem XC95xxXL Family DataSheet oder wie auch immer sich das nennt. In dem XC9572XL Datenblatt findet man nichts dazu.

FPGA, VHDL & Co. ·Sven S. ·28.05.2007 07:40 ·8 Antworten

CPLD defekt?

Ich wollte mich an die CPLD und habe nach einem ersten Erfolg wohl meinen XC9572XL zerstört, zwischen einem GND und VCCInt Paar messe ich nur noch 3 Ohm, das Paar GND VCCIO hat ca. 20 MOhm. Bevor ich einen neuen CPLD einsetze und mir das nochmal passiert, wäre es toll wenn

Ich habe gerade meine erste XC9572XL Schaltung in Betrieb genommen. Da ich so motiviert und überzeugt von mir war, habe ich die Schaltung ohne Strombegrenzung angeschlossen. Dat Ding zog 2 Ampere. Nun stelle ich fest, dass: 1. Ich

FPGA, VHDL & Co. ·Jojo ·23.05.2007 16:52 ·11 Antworten

Sind kleiner-bzw größer-Relationen synthetisierbar?

Wie stark wirkt sich das dabei aus? Ich sollte vielleicht mal dabei sagen, dass das ganze in ein XC9572XL CPLD soll. In FPGAs kann man sicher komplexere und andere Dinge synthetisieren als in CPLDs?

FPGA, VHDL & Co. ·Christian H. ·19.05.2007 21:51 ·12 Antworten

Frage zu CPLD Signalen (GTS, GCK etc)

Ich habe einen XC9572XL in VQ64. Ich habe noch (fast) keine Ahnung von CPLDs und deshalb bin ich beim Entwickeln der Schaltung über die GTS, GCK und GSR Pins gestolpert. Kann ich diese genau wie alle anderen Pins als

FPGA, VHDL & Co. ·Marius S. ·02.05.2007 13:32 ·4 Antworten

Fehler beim Brennen von XC9572

eingrenzen: - iMPACT solo starten - configure devices / boundary scan / automatic. (Kabel III und XC9572 werden erkannt) - Wenn ich KEIN file lade, kann ich das CPLD auslesen (readback), löschen, was auch immer ich mag. - Wenn ich ein JED file lade (auch das gerade ausgelesene), gibts

FPGA, VHDL & Co. ·Michael ·27.04.2007 15:14 ·2 Antworten

XC9572 -> Programmierung flüchtig?

Hallo! Ich habe mir einen kleines Programmiergerät mit aufsteckbarer Testplatine für meinen XC9572 gebaut. Dieses Gerät funktioniert auch einwandfrei. Jetzt habe ich eine größere Steuerung gebaut, welche einen XC9572 als zentrales Bauteil besitzt. Da die Steuerung einen nicht nachvollziehbaren

Gerät funktioniert auch einwandfrei. Jetzt habe ich eine größere >Steuerung gebaut, welche einen XC9572 als zentrales Bauteil besitzt. >Da die Steuerung einen nicht nachvollziehbaren Fehler verursacht, habe >ich nach vielfachen Messungen einfach einmal einen neuen CPLD in diese >eingesetzt. ->

FPGA, VHDL & Co. ·Max W. ·25.04.2007 16:23 ·1 Antworten

Buch von Rainer Jost - gutes Einsteigerbuch?

Hand" genommen hätte. Aber was taugt es inhaltlich? Das Buch bezieht sich im Wesentlichen auf den XC9572, was wohl für den Einstieg ganz ok ist, oder? Welche Bücher sind ansonsten zu empfehlen - evtl. auch als Ergänzung - und wovon sollte man lieber die Finger lassen, z.B. weil veraltet oder voller

Experimentierboard für die Arbeit mit Programmierbarer Logik Dieses Experimentierboard verfügt über einen CPLD XC9572 mit 72 Makrozellen eine JTAG-Schnittstelle zur Programmierung des Chips vom PC aus 2 Generatoren, einer davon, der Low Frequency-Generator, gestattet eine einstellbare Frequenz 8 Schalter mit

FPGA, VHDL & Co. ·Diodenes ·26.08.2007 23:39 ·8 Antworten

Spartan 3 und JTAG

Ich habe ein Board mit xc3s200 TQFT 100 gebaut und versuche es mit IMPACT ueber ein Parallelkabel vom typ III zu laden. Dieses Kabel (Selbstbau nach Xilinx Ver.2) funktioniert mit den 3.3V CPLDs XC9572 und XC95144. Ich habe

sollte bei S3 aber keinen Effekt haben. Da ich ein defektes Teil (S3) vermutete habe ich noch einen XC3S400 144 ausprobiert: gleiches Ergebnis. Der Frustpegel ist hoch: Bitte um Ratschlaege.

FPGA, VHDL & Co. ·Dietrich ·09.04.2007 12:19 ·1 Antworten

CPLD 95xxx o.ä. als digitaler Tiepass nutzbar ?

Nun wollte ich fragen ob jemand eine Möglichkeit kennt diese in fertigen Blöcken graphisch in einen XC95108, 9572 oder 9536 zu programmieren. Oder gibt es vielleicht fertige Codes dafür, oder eine Möglichkeit mit einem FPGA? Hat evtl. jemand einen Lösungsansatz für dieses Problem? Mein Hauptanliegen

die Zeitverzögerung programmieren sollte? >Wichtiger wäre erst einmal die Zeitverzögerung im CPLD XC9536, das andere >könnte ich >dann mit meinem OSZI und in der Firma kontrollieren. 1.) Du weisst noch gar nicht so recht was du machen willst. Dir fehlen WICHTIGE Grundlagen. Also such dir ein Buch

FPGA, VHDL & Co. ·Chris ·08.04.2007 22:44 ·20 Antworten

Pinning vom XC9572

Hallo, weiß jemand, wieso die Pins vom XC9572 nicht einfach I/O genannt werden, sondern explizit die Information verfügent an welchem "Function-Block" und welcher "Macro Zelle" die Pins hängen? Ist es da nicht egal wie man wo seine Leitungen

@Gargamel >weiß jemand, wieso die Pins vom XC9572 nicht einfach I/O genannt werden, >sondern explizit die Information verfügent an welchem "Function-Block" >und welcher "Macro Zelle" die Pins hängen? Ganz einfach, weil eben trotz des hohen

FPGA, VHDL & Co. ·Gargamel ·30.03.2007 16:05 ·9 Antworten

Such eagle bauteil XC9572XL in QFP64

Hat das vielleicht schonmal jemand gezeichnet? Würde es ja selber zeichnen, aber hab angst bei einem ja nicht ganz so kleinen Bauteil was falsch zu machen :)

Platinen ·Marius S. ·29.03.2007 08:44 ·4 Antworten

Logic Analyzer bauen

könnt ihr mir ja etwas weiterhelfen :-) 1. Samplerate. Mehr als 50 MHz dürften mit dem vorgesehenen XC9572 kaum drin liegen. Reicht das? Wie weit reicht das? Und ist das überhaupt realistisch? 2. Analogteil. Soweit ich es sehe, werden die zu analysierenden Signale 5 V oder 3.3 V haben. Dürfte ja eigentlich beides vom XC9572 verstanden werden. Aber welche besonderen Probleme könnten die bis zu 50 MHz schnellen Signale mit sich bringen? 3. Triggerung. Was braucht man hier in der Praxis? 4. Speichertiefe...? Jaja

Mikrocontroller und Digitale Elektronik ·mr.chip ·26.03.2007 13:37 ·14 Antworten

Pinout XC9572

Hallo Ich suche verzweifelt nach einem Plan, welche Pinnummer welchem physikalischen Pin an meinem XC9572 PCC84 zugeordnet ist. Leider kann ich nirgendwo etwas finden, besonders nicht im Datenblatt! Gruss Michael

FPGA, VHDL & Co. ·mr.chip ·24.03.2007 18:49 ·3 Antworten

ist Zähler syncron im Chip

hallo, ist ein interner 8bit Zähler bei 4 Xilinx XC9572XL CPLD (gesteuert vom gleichem Takt Pin) immer syncron, oder können Abweichungen entstehen? z.B. Zähler 1: 11001101 Zähler 2: 11001101 usw. Der Hintergrund ist folgender. Jede CPLD steuert

@Siegfried Saueressig >ist ein interner 8bit Zähler bei 4 Xilinx XC9572XL CPLD (gesteuert vom >gleichem Takt Pin) immer syncron, oder können Abweichungen entstehen? >z.B. >Zähler 1: >11001101 >Zähler 2: >11001101 Um das zu erreichen musst du sie alle synchron

FPGA, VHDL & Co. ·Siegfried Saueressig ·16.03.2007 11:02 ·1 Antworten

Probleme mit Xilinx Programmer

Hallo, hab ein Problem mit der Programmierung meines CPLD XC9572 über das Download Kabel III. Das Download Kabel entspricht dem Schaltplan von Xilinx und funktioniert normalerweise auch. Jedenfalls kann ich meistens die Device ID des CPLD auslesen, manchmal

Hi Leute kleiner Erfahrungsbericht: habe gerade versucht XC9572 und Kabel III zusammen ans laufen zu bekommen. Auf dem einen Rechner A klappte es, auf Rechner B nicht! Habe zu erst versucht bei Rechner B über den LPT1 zu Drucken, das hat geklappt, also konnte

FPGA, VHDL & Co. ·Heinz ·20.03.2007 12:31 ·9 Antworten

Digitrace und Tastenprellen

prellt, steht schon fest. Er steuert einen Zähler (Taktgenerator). Die Entprellung übernimmt der CPLD(XC9572) und alles funktioniert bestens. Der Taster ist übrigens belastet.

Mikrocontroller und Digitale Elektronik ·Hilel ·13.03.2007 12:30 ·8 Antworten

suche Xilinx CPLD's

hallo, guten morgen suche Xilinx XC9572XL-VQ100 bzw XC95144XL-VQ100 Habe bis jetzt nur Reichelt entdeckt, der auch kleine Stückzahlen, an privat liefert. Welche Lieferanten gibt es noch ? Gruß Siegfried

Markt ·Siegfried Saueressig ·07.03.2007 19:10 ·7 Antworten

Wie CPLDs programmieren?

noch tiefer in das Thema einarbeiten (FPGA). Ich weiss nun nicht recht, wie ich den CPLD (Xilinx XC9572) programmieren soll. An der Uni haben wir mit dem grafischen Editor von Altera gearbeitet, doch das wird schnell umständlich. Habe mir noch ein Abel-Tutorial angeschaut, die Sprache scheint ziemlich

FPGA, VHDL & Co. ·mr.chip ·02.03.2007 14:57 ·5 Antworten

CPLD Xilinx Projekt

hallo @Falk @Klaus kann es drehen wie ich will, mit XC9536XL-PC44 bzw. XC9572XL-PC44 und FahrCount > FahrSpeicher01 , der Fehler geht nicht weg. mit XC9572XL-TQ100 funktioniert es wunderbar. Habe nochmals den Code in geänderter Form beigefügt. bei deinem

@Siegfried Saueressig >kann es drehen wie ich will, mit XC9536XL-PC44 bzw. XC9572XL-PC44 und >FahrCount > FahrSpeicher01 , der Fehler geht nicht weg. mit Ich damit keinerlei Probleme. Dein Code mit ISE 4.2 funktioniert wunderbar. Hast du vielleicht irgendwelche

FPGA, VHDL & Co. ·Siegfried Saueressig ·11.03.2007 21:15 ·62 Antworten

XC95xx auf 5 V

Hallo Lese ich aus dem Datenblatt des Xilinx XC9572 richtig heraus, dass sich diese CPLDs auch mit 5 V betreiben lassen? (D.h. VCC und I/Os) Hatte gedacht, die wären nur für 3.3 V. Gruss Michael

Die XC9536 haben 16mA pro Pin, beim 9572 sollte es nicht viel anders sein.

FPGA, VHDL & Co. ·mr.chip ·22.03.2008 12:28 ·5 Antworten

XC9572 für Eagle

Hallo Ich suche eine Eagle-Library für den Xilinx XC9572 PC84. Kann mir jemand helfen? :-) Gruss Michael

Platinen ·mr.chip ·19.02.2007 19:52 ·1 Antworten

PAL/NTSC Encoder in VHDL

Version mit 256 (oder zumindest 64Farben, also 2bit pro Pixel) möglich ? Falls ja, würde das in einen XC9572 passen ?

RAM macht das dann schon Sinn (Vergleich: Sinclair ZX Spectrum hatte 6,75K Bildwiederholspeicher). XC9572 gibt es recht klein und kann gut mit SAA7121 konkurrieren. Besonders gut finde ich die Verwendung des Atmega-Taktes. Sicherlich kennt ihr das Formum mit der analogen Encoder-Lösung: http://www.4freeboard.to

Projekte & Code ·Joerg Wolfram ·02.03.2009 15:36 ·18 Antworten

Xilinx ISE CPLD Report

ist. Betroffen sind alle 5 Werte (Macrocells, Pterms, Registers, Pins, Function Blocks). Das Device (XC9572) ist in den Projekteigenschaften gesetzt. Weiß jemand wie man das wieder hinbekommt ? Stefan

FPGA, VHDL & Co. ·Stefan ·16.02.2007 14:46 ·0 Antworten

CPLD - Projekt Gesperrt

Hallo, Habe mir die Datenblätter von XC9532, XC9572 und XC95144 heruntergeladen. Für den Anfang möchte ich gerne mit PLCC Gehäuse arbeite. Holger hatte mir eine kurze Anleitung für den XC9532 geschrieben. Frage, kann ich den vorgegebene

aktuell. Mit VHDL ist auch den 8 Bit-Vergleicher ein Klacks. Zu den Dir gewählten Bausteinen : XC9532, XC9572 sind wirklich sehr klein. Wenn Du wirklich 32 x ein 74273 brauchst (= 32 FF) dann brauchst Du mehr als 32 Makrozellen. Und wenn Du 100 I/0's brauchst, dann sind es mindestens 100 Macrozellen

FPGA, VHDL & Co. ·Siegfried Saueressig ·04.11.2014 16:32 ·44 Antworten

Problem mit Flankendetektor (VHDL + Hardware)

einwandfrei funktioniert: Ein kurzes Signal am Beginn für en_rise. Hardware: Design Kit, Coolrunner II (mit XC2C256, (XC9572XL)) process (clk_n) -- Synchronisation begin if rising_edge(clk_n) then taste1 <= btn; taste2 <= taste1; end if; end process; en_rise <= taste1 and not taste2;

FPGA, VHDL & Co. ·Julian ·14.02.2007 15:00 ·4 Antworten

Wie berechne ich Timings bei einem CPLD?

Letzte frage: -Wie finde ich raus, weche CPLD ich am besten auswähle? Ich meine jetzt nicht ob XC9536 oder XC9572, mir geht es ehr um die Geschwindigkeit. Also die entscheidung kaufe ich ein CPLD mit 5 oder 15 ns. Ich habe mal in einem Buch über EMV-Design gelesen, dass man immer möglichst langsame

gelesen. Endlich mal einer der den Sachen auf den Grund geht, also unten an der Basis anfängt z.B XC9536 oder XC9572. ------------------------------------------------------------------------------------------- Lasse die dedizierten Pinne wie , GCK/IO : 0.3, GSR/IO,GTS,GSR in das Design ausnutzend

FPGA, VHDL & Co. ·Christian H. ·12.02.2007 10:41 ·22 Antworten

Falsche IDCODE by XC9572 und WebISE 9.1

habe ein Rev 1.0 Xeyon Parallel Port Programmer, es kommt mit eine PLCC44 Sockel, wo jetzt gibt ein XC9536. Löschen, Programmierung und Identifizierung von dieses XC9536 ist problemlos. Aber, ich habe ein Proto-PCB gemacht mit ein XC9572 PLCC84. Die beiden Karten haben ein bindung durch ein 10-Pol

to errors. *** Aber sag nicht was für eine Fehler ! Jemand hat eine Idee ? Ich habe mit 2 XC9572 Probiert, sind (waren) neu, habe ich letztes Jahr bei DigiKey gekauft. Danke. ps: WebISE 8.2 kann dieses XC9572 auch nicht erkennen.

FPGA, VHDL & Co. ·Ale ·09.02.2007 10:49 ·11 Antworten

Gleichung für GAL

Der Vorteil hier ist man kan auch den XC9572 auch da drauf machen. Das reicht für son Stepper immer. Den Verkäufer habe ich mir auch schon vor langer Zeit angesen. Achtung: Das ist ja nur das nackte Board, ohne CHIP ! Der hat auch

0 tolerant Pinne je 20 mA drive Power. Las dir auch den Pinng-Plan geben. Berichte mal XC9572XL Das (XL) ist dan fur 3V Kernn ???? Und Extern kan man 5V dran machen ??? Der hat also VCc Kern und VCC I/O Das ist ne soliden Sache für den Anfang. Kanst du die "Mechanilk" machen

FPGA, VHDL & Co. ·Siegfried Saueressig ·14.02.2007 22:39 ·25 Antworten

Rechteck-Oszillator für CPLD

CPLD zu takten? Welche Rechteck-Oszillatoren sind am besten geeignet? P.S: Kann man einen CPLD (XC9572) mit 3 Taktgebern gleichzeitig verbinden (GCK1, GCK2, GCK3) und im VHDL-Code festlegen, welcher dieser 3 Taktgeber die Schaltung versorgt? Welche zusätzliche Aufgabe haben die Pins GSR,GTS1 und

Rechteck-Oszillatoren sind am besten >geeignet? Jeder der 5/3.3V TTL/CMOS ausspuckt. >P.S: Kann man einen CPLD (XC9572) mit 3 Taktgebern gleichzeitig >verbinden (GCK1, GCK2, GCK3) und im VHDL-Code festlegen, welcher dieser >3 Taktgeber die Schaltung versorgt? Ja. >Welche zusätzliche Aufgabe haben die Pins

FPGA, VHDL & Co. ·Hilel ·28.01.2007 14:43 ·4 Antworten

serielles RAM

Oder bau das serielle Ram selber, sollte halbwegs einfach und billig zu machen sein: Ein CPLD (XC9572 von Xilinx z.B.) und ein paar parallele Ramchips, z.B. alte Cachebausteine von nem Motherboard. nen SPI-Interface lässt sich in den CPLD einbauen, und für die Ram-Chips hat der genug IO's um die

Oder bau das serielle Ram selber, sollte halbwegs einfach und billig zu >machen sein: >Ein CPLD (XC9572 von Xilinx z.B.) und ein paar parallele Ramchips, z.B. >alte Cachebausteine von nem Motherboard. Ist in meinen Augen für ein Datenlogger zu uebertrieben. Wie waere es mit einem SPI Dataflash

Mikrocontroller und Digitale Elektronik ·Johannes Meyer ·21.01.2007 12:11 ·12 Antworten

synchronzähler - codefehler (vhdl)

herausgefunden, dass abhängig vom Device es zu unterschiedlich (fehlerhaften) Ergebnissen kommt. Bei den xc9572LX passierte das was ich am Anfang beschrieben habe. Beim xc9572VX kommt nicht ma ein definiertes Signal heraus. Bei den neueren Devices: Coolrunner-II, Virtex... geht es anstandslos, so wie das Designe

Hochgradig asynchron, aber mit Know How! >anderen CPLD/FPGA-Typen (Coolrunner, Virtex) nur nicht mit den xc95..? Läuft es WIRKLICH in realer Hardware oder sieht nur die Simulation so aus, wie du sie dir in deinem falschen Verständnis als richtig betrachtest? >Sind die xc95.. vielleicht so aufgebaut,

FPGA, VHDL & Co. ·Stefan Helmert ·20.01.2007 18:11 ·15 Antworten

TTL 5x5 Schaltmatrix 10 MHz gesucht

Produkttermen in den Macrozellen erschlagen. Macht Summa-Summarum 56 Macrozellen, passt also in 9572(XL) oder 3064(XL). Wozu brauchst du den 9. Ausgang? MFG Falk

aber nicht unbedingt nötig. Bei meiner Abschätzung, der in Frage kommenden CPLD, kam ich auf den XC9572. Ich habe mir den mal näher angesehen. Laut Datenblatt gibt es den XC9572 im 44-Pin PLCC mit 34, 84-Pin PLCC mit 69, 100-Pin TQFP mit 72 100-Pin PQFP mit 72 Ausgängen. Und 5V Versorgung

Mikrocontroller und Digitale Elektronik ·Holger M. ·07.01.2007 16:45 ·23 Antworten

xilinx cpld ulrich radig programmer

Funktioniert der Programmer von ulrichradig.de fuer xilinx cplds auch fuer die 3.3 v varianten, bzw xc9572xl? Impact meldet "many unknown devices detected" bzw der IDCODE besteht nur aus Nullen. Grüße, foobar

FPGA, VHDL & Co. ·foobar ·28.12.2006 15:08 ·2 Antworten

Spikes, Designproblem ?

Ich versuche mit einem XC9572 ein IDE Interface für ein altes 8 Bit System zu basteln. Im Xilinx Simulator sieht alles gut aus nur am Zielsystem läuft es nur manchmal. Der CPLD soll den 16 Bit-Datenzugriff auf die Platte in 2

FPGA, VHDL & Co. ·Armin Diehl ·18.12.2006 10:34 ·11 Antworten

suche 64Bit Schieberegister

XC9572XL?

Mikrocontroller und Digitale Elektronik ·Markus Gronotte ·11.12.2006 07:39 ·6 Antworten

Portextension: SPI mit AVR und CPLD

Impact. Schaltbild der Verbindung AVR - CPLD. Die Kommunikation wurde getestet, ein 8 Bit Wert vom xc9572 wird über SPI zum ATtiny übertragen und anschließend wieder über SPI zum xc9572xl zurückgeschrieben und dort ausgegeben. Mit einem Takt von 8 Mhz für den Atmel ergab sich eine SPI Clockfrequenz von

werden die Ausgangsregister gesetzt und das Schieberegister auf parallel Laden umgeschaltet. Der XC9572 hat ja viel mehr Macrozellen, müßte für mindestens 35 Eingänge und 35 Ausgänge reichen. Peter

Projekte & Code ·Axel Schnell ·08.12.2006 13:21 ·6 Antworten

DRAM Refresh

übernehme ich am besten mit dem uC sowie das toggeln der RAS / CAS leitungen. Ich nehme warscheinlich der XC9572XL von XILIX, ist billig und hat genug I/Os. Mfg und gute Nacht!

Mikrocontroller und Digitale Elektronik ·TK ·07.12.2006 00:34 ·6 Antworten