Suchergebnisse für "XC9572"

SPI Clock Eingang

beschrieben realisieren: http://www.lothar-miller.de/s9y/categories/26-SPI-Slave Als CPLD will ich einen XC9572XL verwenden. Jetzt meine Fragen als Einsteiger: Was muss ich an GCK anschließen? Brauche ich noch einen Extra-Master-Takt oder reicht der SPI CLK? Wie kann ich am einfachsten mehrere Schieberegister

FPGA, VHDL & Co. ·Andreas Richter ·22.04.2015 16:17 ·3 Antworten

Vorgehensweise "assign package pins" mit ISE / PACE

Inkrementalsensor Signalen unter Simulink/XPC Target zusammen. Ich möchte die Platine mit mehreren XC9572'er aufbauen (jeder CPLD bekommt Daten-Bus, Adress-Bus und Signal IO). Um das Design möglichst generisch zu halten und das Routing der Platine zu optimieren, würde ich gerne den Daten-, Adress-Bus

FPGA, VHDL & Co. ·Patrick Sausen ·10.11.2007 18:19 ·3 Antworten

USB Core in CPLD?

Kann man mit einem CPLD (zb XC9536/72) ein USB-Device bauen? Also zum beispiel mit einem CPLD+Flash einen Speicherstick? Gibt es da vielleicht schon fertig cores? Grüße, Stefan

Hi, kann definitiv nicht gehen: X9536 bzw X9572 haben nur 36 bzw. 72 Register. Für Logik und ein paar einfache Zustandsspeicherungen ok, aber für einen USB-Core benötigst Du ganz sicher mindestens die 5fache Menge an Registern. (ohne tieferes Wissen

FPGA, VHDL & Co. ·Stefan P. ·04.04.2008 12:51 ·2 Antworten

CPLD tastet Signale ab - viele Fehler.

Hallo, ich habe eine Schaltung mit dem XC9572XL, die mir ein SPI Signal abtasten soll. Leider funktioniert das nur teilweise. Die Bilder im Anhang zeigen drei Mitschnitte. Wie man sieht sind da z.T. sehr viele Störungen auf den Leitungen.

FPGA, VHDL & Co. ·Gerd ·01.11.2012 12:10 ·21 Antworten

GAL für Adressbus verwenden?

ein GAL, an dem ich einen 24Bit Adressbus anschließen kann >und zwischen drei ICs switchen kann? XC9572 von Xilinx z.B. Nenne das Ding aber lieber CPLD ;) Hab mir damit mal einen 3 Chip Epromsimulator gebaut.

Mikrocontroller und Digitale Elektronik ·Hans ·14.06.2007 22:22 ·24 Antworten

CPLD & VHDL - Eingänge pull-up?

gar keine pullups. Dreck! Man kann sich das Leben auch schwer machen trotzdem danke (benutze XC9572XL -.-)

FPGA, VHDL & Co. ·Armin ·12.02.2010 18:21 ·8 Antworten

Parallelport im EPP-Modus

EPP-Handshake macht, funktioniert zumindest in der vhdl-Simulation schon und wird vermutlich auf einem XC9572-cpld realisiert. Die Datenrate selbst (wohlgemerkt 1MBit/s, nicht MByte/s!, d.h 125kByte/s) sollte ja kein Problem sein, ich frage mich nur, ob ich mich darauf verlassen kann, dass die Daten kontinuierlich

Mikrocontroller und Digitale Elektronik ·Stefan R. ·02.06.2005 19:54 ·8 Antworten

Ein JTAG-Adapter für alle Spannungen

Hi, es gibt die Xilinx-Logikbausteine (Konkret: XC9572) in verschiedenen Varianten für verschiedene Spannungen (5V, 3.3V, 2.5V), aber bis jetzt habe ich bei den JTAG-Adaptern (zum selberbauen) noch keinen Hinweis darauf gesehen, für welche Typen die

FPGA, VHDL & Co. ·Markus K. ·28.12.2005 23:53 ·13 Antworten

Volladdierer

Ich würde zu XCR3064 oder XC9572 raten. Die gibts nämlich noch im PLCC-Sockel, d.h. man kann sie bequem in eine Fassung auf ne Lochrasterplatte setzen. Die JTAG-Pins kann man alle kaskadieren und somit alle über einen gemeinsamen

Mikrocontroller und Digitale Elektronik ·Reiner ·29.10.2004 18:58 ·39 Antworten

XILINX CPLD Programmer Problem

Hallo zusammen! Ich habe gerade mein XC9572-Programmer fertiggestellt. Den Schaltplan habe ich von loetstelle.de. Leider habe ich das selbe Problem: "iMPACT:923 - Can not find cable, check cable setup" Ich habe schon hier und da probiert

FPGA, VHDL & Co. ·Christian D. ·11.01.2007 22:27 ·4 Antworten

Werkszustand von CPLDs?

miteinander kommunizieren. Die entsprechenden Pins des AVR sind dabei direkt mit den Pins des CPLDs (XC9572) verbunden. Der AVR ist bereits programmiert, der CPLD ist noch nicht eingebaut. Kann ich einen unprogrammierten CPLD in den Sockel einsetzen und dann die Betriebsspannung anlegen? Was passiert,

FPGA, VHDL & Co. ·Max ·20.11.2007 02:04 ·4 Antworten

Anfängerfrage CPLD 64 x 64 Matrix

Probleme mit den endlichen Verdrahtungsresourcen bekommt. >Welchen CPLD würde man dafür nehmen. XC9572XL oder grösser. Gibts bei Reichelt für kleines Geld. MFG Falk

FPGA, VHDL & Co. ·Dieter Engelhardt ·20.03.2009 20:04 ·2 Antworten

Was ist von diesem FPGA Board zu halten?

Erweiterungen geht dir aber wohlmöglich der Spannungswandler (AMS117,1A) in die Knie. Ich hab selber ein XC9572XL-Board mit AMS117, bei zuviel Komponenten geht die Spannung runter!

FPGA, VHDL & Co. ·Cyblord -. ·26.03.2013 12:26 ·20 Antworten

Probleme mit ISE Webpack

Hause aber bei bislang zwei Rechnern nicht. Was läuft da falsch??? Wo könnte ich ein Beispiel für den XC9572 (84Pins) runterladen, das auf jeden Fall funktioniert? Sind bei mir vielleicht irgendwelche Einstelleungen falsch? Gruß, jörn

FPGA, VHDL & Co. ·jörn ·24.10.2005 18:11 ·2 Antworten

Sind kleiner-bzw größer-Relationen synthetisierbar?

Wie stark wirkt sich das dabei aus? Ich sollte vielleicht mal dabei sagen, dass das ganze in ein XC9572XL CPLD soll. In FPGAs kann man sicher komplexere und andere Dinge synthetisieren als in CPLDs?

FPGA, VHDL & Co. ·Christian H. ·19.05.2007 21:51 ·12 Antworten

USB-AVR-CPLD Projekt Schaltplan

EAGLE entwerfe. Das Ganze soll eine Art USB-Stick werden, der einen FT232RL, einen ATMEGA88 und einen XC9572XL CPLD enthalten wird. Es wäre nett, wenn ihr mal einen Blick auf den aktuellen Stand des Schaltplanes werfen könntet, damit etwaige Fehler ausgemerzt werden können. Für eure Hinweise wäre ich sehr

Platinen ·T. M. ·09.09.2012 15:10 ·2 Antworten

Fehler im Code, oder am CPLD ?

Oszilloskop zwar genauso aus, aber es funktioniert nicht. Das LCD bleibt dunkel. Verwendet habe ich einen XC9536 oder 9572. Die Ausgangsspannung liegt bei gerademal 3,5-4V und nicht bei 5V wie bei der diskreten Schaltung. Ob das der Grund ist ?

FPGA, VHDL & Co. ·Benedikt ·14.01.2005 17:24 ·2 Antworten

Codecheck Erstlingswerk VHDL Newbie :)

Hallo, anbei stelle ich mal den fertigen VHDL Code für einen XC9572 zur Kontrolle. Es ist mein Erstlingswerk in Sachen CPLD & VHDL. Der Code stellt eine 1:1 Hardwarenachbildung eines Bildwiederholspeichers dar und funktioniert auch in der realen Schaltung, aber

FPGA, VHDL & Co. ·Ralph H. ·15.01.2011 10:22 ·14 Antworten

Wie kann ich gezielt Register im CPLD nutzen?

Beim Erstellen des VHDL-Codes mit vielen Latches (Steuerregister) für einen XC9572 ist mir aufgefallen, dass ich trotz der Tatsache dass insgesamt intern 64bit für Latches verwendet werden, die Registernutzung bei nur 5% liegt (3 von 72). Macht es nicht Sinn, diese Latches in

FPGA, VHDL & Co. ·Ralph H. ·26.01.2011 09:32 ·2 Antworten

74HCT573 in PLD ?

kenne die Bausteine von Lattice nicht so gut, Deine 3 Latches würden aber ohne Probleme in ein Xilinx XC9572 im PLCC-84-Gehäuse passen und noch genügend Platz für weitere Logik lassen, wenn sie nicht zu viele Pins in Anspruch nimmt.

Mikrocontroller und Digitale Elektronik ·Mario ·22.05.2004 12:19 ·2 Antworten

Wie Takt in VHDL umschalten?

ich habe zwar ein Spartan 3 Starterkit, aber wollte die Hardware eigentlich in einem CPLD (XC9572XL) unterbringen. Das soll eine kleine Zeitschaltuhr mit Minuten und Sekunden werden. Ich dachte mir das ich diesmal keinen AVR verwende um etwas VHDL zu üben. Einbauen wollte ich: - 3x 7-Segmentanzeigen

FPGA, VHDL & Co. ·Sebastian ·22.08.2006 16:04 ·11 Antworten

suche Lieferant für TQPF Trays

Ich habe welche. Acht Stück für QFP 10 x 10 x 1,4 mm. Da waren Xilinx XC9572XL-VQG44 verpackt. Ein Tray für 160 Stück. Gegen Porto und Aufwandserstattung (10 EUR zusammen). Ansonsten musst du dich an Bestückerfirmen wenden, die schenken dir das Zeug.

Mikrocontroller und Digitale Elektronik ·john_vandenhut ·20.03.2009 10:07 ·1 Antworten

Problem mit counter

Hallo, ich habe folgendes Problem. Ich möchte mit einem CPLD (XC9572) eine Frequenz (1MHz) mit einem 3 bit Zähler Teilen, um auf 125 kHz zu kommen. Die Frequenz muss natürlich symetrisch sein. Leider ist die An-Zeit etwas länger, so dass etwas mehr als 125 kHz rauskommen

FPGA, VHDL & Co. ·Mattias ·27.03.2006 14:52 ·7 Antworten

Korg SP-250 schaltet Register um

Ich vermute einen fehlerhaften IC5 - XC9572XL. Das Symptom ist wie folgt.....Nach dem Einschalten funktioniert alles normal, nach ca. 2-3 Minuten, nach dem Spielen der Note B, schaltet das Register um und dann wird beim Drücken der Tastatur

Analoge Elektronik und Schaltungstechnik ·Jirka ·24.10.2024 02:11 ·1 Antworten

Realisierung von Speicher in einem CPLD

von denen gibt es genausowenig wie es > FLipflops gibt. Ich hab mir jetzt den Aufbau vom Xilinx-XC9572 noch mal angeschaut und ich glaube ich versehe jetzt was du meinst. Irgendwie sind mir diese CPLDs suspekt. Der Einsatz eines CPLD erscheint mir nur dann sinnvoll bzw. möglich wenn es eine Digitale

FPGA, VHDL & Co. ·much ·02.03.2016 16:17 ·19 Antworten

VHDL Vergleicher ?

Hallo! Ich habe mich etwas in VHDL eingearbeitet, weil auf meiner neusten Platine ein XC9572 vorhanden ist. Selbiger kümmert sich um die Adressdekodierung und das Adresslatching. An einem ATMega128 ist ein Graphikdisplay, ein SRAM und einige weitere Komponenten angeschlossen. Das Display

FPGA, VHDL & Co. ·Stefan ·21.09.2006 21:37 ·2 Antworten

Frage zu VGA to PAL konverter

Hallo, ich hab da mal ne Frage, wäre es möglich einen VGA zu PAL konverter in einen CPLD wie z.B. XC9572 zu packen? Ich stell mir sowas in der art vor wie : das erste gefundene VGA frame wird zur initialisierung genutzt, sozusagen erkennen der VGA Auflösung etc. sagen wir mal max 1024x768. Danach

FPGA, VHDL & Co. ·Grobi ·27.10.2009 13:59 ·10 Antworten

SPDIF Sound Delay per FPGA

Hallo, genau so ein Projekt habe ich gerade (erfolgreich) abgeschlossen: + Xilinx CPLD XC9572XL (bzw. 144), + 2 * 512 KByte SRAM, + 40 MHz Oszillator (optional für Coax Ein-/Ausgang 74AC06) Es werden gleichzeitig zwei SPDIF Signale mit 20 MHz abgetastet und in das RAM geschrieben, ausgelesen

FPGA, VHDL & Co. ·Marc Z. ·07.01.2010 11:19 ·7 Antworten

Makrozellenverbrauch reduzieren

Segment-Encoder. Die Segmente werden gemultiplext. Es funktioniert auch alles soweit und passt gerade so in mein XC9572XL-10-VQ44 (71/72 Macrocells used). Wäre nett, wenn mal jemand über den Code schauen könnte ob da noch Optimierungspotential besteht. Habe ich da unbeabsichtigt irgendwo unnötige Latches einfegügt

FPGA, VHDL & Co. ·Andreas Richter ·16.07.2015 09:48 ·8 Antworten

ISE Warnungen Fehlermeldungen

die fehlerfreie Compilation bestätigt (no Errors, no Warnings). Bei meinen Versuchen habe ich einen XC9572 zugrunde gelegt, allerdings noch keine Daten in den Baustein übertragen. Im allgemeinen funktioniert die Simulation sowohl im ISE-Simulator als auch unter Modelsim, aber nicht immer (liegt's an

FPGA, VHDL & Co. ·G. O. ·11.08.2010 09:57 ·1 Antworten

CPLD: Funktionsblöcke und Pins

verstehe ich. Aber sind die 10nF wirklich nötig (bei weniger als 5 MHz Takt)? Ich habe hier ein XC9572XL-VQ44 Dev-Board vor mir liegen, das hat nur einen Kondensator pro Vcc/Vccio.

FPGA, VHDL & Co. ·larsp ·12.11.2016 17:58 ·11 Antworten

"Moderner" PLLC 84 CPLD?

SMD kann, in meiner Anwendung aber einen CPLD mit vielen IOs benötige, verwendet ich momentan den XC9572 im PLLC-84 Package. Diese scheinen komplette obsolet zu sein heutzutage, und sind dementsprechend schwer zu bekommen. Sogar Prototyping Sockets for PLLC-84 sind schwer zu kriegen (TQFP Prototyping

FPGA, VHDL & Co. ·Michael W. ·26.09.2018 15:09 ·27 Antworten

Takt herunterteilen

fertige Signal ausgeben. Das würde ich nur im Notfall machen, weil ich zu wenig Anschlüsse am CPLD (XC9572 PC44) habe. Hier würden denke ich 3 Pins belegt werden. (GCK, In und OUT) ODER wenn natürlich zu viele Makrozellen ausgelastet sind, würde ich auf den nächst größeren CPLD setzen, dann könnte ich

FPGA, VHDL & Co. ·Küchenhilfe ·17.12.2009 11:37 ·20 Antworten

welcher controller für retro Spielkonsole

dort solche Aufgaben wie das bitblitting unterzubringen, davon hab ich hier noch welche rumfliegen XC9572 15ns, XL95144 10ns.

Mikrocontroller und Digitale Elektronik ·HansFranz ·12.08.2011 08:51 ·20 Antworten

Delay mit Gatter ohne R/C realisieren

Schaltung in ein CPLD zu integrieren. Als blutiger Anfänger in VHDL/CPLD habe ich mir einfach mal den XC 9572 ausgesucht da dieser als PLCC und 5V einfach im Hobbybereich zu handhaben ist. Der CAN-Bus läuft mit 250KBaud, somit ist ein Bit 4uS lang, 1TQ ist 250nS. Als Takt steht mir 16Mhz zur Verfügung.

FPGA, VHDL & Co. ·Karsten K. ·25.02.2014 14:10 ·8 Antworten

If Anweisung - Sram Problem

Code ist bis auf die Ursache stark reduziert. Mein Problem: Gleich zu Beginn arbeitet mein GPLD(XC9572) den "else"- Teil ab, obwohl der write_counter noch kleiner 12 ist. Wenn ich die ganze "Case"-Sache weg lasse, dann funktioniert es wieder. [vhdl] case we_oe_change is when "000" =>

FPGA, VHDL & Co. ·Alex F. ·27.03.2008 17:23 ·14 Antworten

Xilinx CPLD Board online

hab mir seinerzeit mal ein kleines xc9572xl board layoutet. das gibts jetzt unter www.flyingbytes.net . evtl kann ja einer was damit anfangen. mfg

FPGA, VHDL & Co. ·fish ·03.07.2004 12:07 ·0 Antworten

Schnelle Datenspeicherung

Abstand die beste elektronik Zeitung. Wegen dem Logikanalyser, hab ich auch an ne CPLD (z.B. Xilinx XC9572) und einem einfachem AVR gedacht, aber eigentlich sollte es doch auch ganz gut gehen, wie Thomas b das beschreibt (kaskadierte schnelle Binärzähler). Das eigentlich Zeitkritische ist doch der Adressgennerator

Mikrocontroller und Digitale Elektronik ·Andy ·29.03.2003 18:38 ·37 Antworten

Spikes, Designproblem ?

Ich versuche mit einem XC9572 ein IDE Interface für ein altes 8 Bit System zu basteln. Im Xilinx Simulator sieht alles gut aus nur am Zielsystem läuft es nur manchmal. Der CPLD soll den 16 Bit-Datenzugriff auf die Platte in 2

FPGA, VHDL & Co. ·Armin Diehl ·18.12.2006 10:34 ·11 Antworten

[V] PALCE16V8 , Xilinx, Atmel

unbenutzte PALCE16V8Q-25PC in DIL20 abzugeben. VB 0,80 ,Versand 1,50. Ausserdem liegen noch ein Xilinx XC9572 (15C) in PLCC84 da, VB 4,50, und 2 benutzte Atmel AT90S2343 in DIL8, VB 1,00. Gruss, Andreas

Markt ·Andreas T. ·01.04.2008 13:31 ·0 Antworten

Probleme mit I/O Markern (Xilinx ISE 9.2i)

Xilinx-Programm. Ich habe ein Schematic-File entworfen und möchte nun die virtuellen I/O-Marker den Pins meines XC9572XL zuordnen. Das Problem ist, wenn ich in PACE die Zuordnung vornehmen möchte sind als Pins nur die Ein- und Ausgänge eines D3_8E vorhanden und kein einziger meiner eigentlichen Marker... Kennt

FPGA, VHDL & Co. ·Jens ·12.09.2007 19:24 ·0 Antworten

Xilinx ISE CPLD Report

ist. Betroffen sind alle 5 Werte (Macrocells, Pterms, Registers, Pins, Function Blocks). Das Device (XC9572) ist in den Projekteigenschaften gesetzt. Weiß jemand wie man das wieder hinbekommt ? Stefan

FPGA, VHDL & Co. ·Stefan ·16.02.2007 14:46 ·0 Antworten

Suche Oszi für Digitalschaltungen

im SRAM Sockel meines Atmel Controller Boards. Die Adressen und Clock Signale erzeugt mir ein CPLD (XC9572XL von Xilinx). Zum ansehen wahrscheinlich ganz nett und interessant. Der Nachbau ist aber wahrscheinlich eher nicht zu empfehlen, da das Ganze sehr fliegend aufgebaut ist. Aber wie gesagt... war

Mikrocontroller und Digitale Elektronik ·Florian ·22.11.2004 14:15 ·21 Antworten

Mein erstes richtiges Board

Fehler drinnen? Jeder Ratschlag willkommen! Das ganze ist ein CPLD Development Board fuer den Xilinx XC9572XL im PLCC44 Package. Es fuehrt eigentlich nur die PINS der CPLD nach aussen und hat eine Pierce Schaltung die als Clock dient. Ein LC33CV dient als Spannungsregler (im Schema als 78xx, konnte das

Mikrocontroller und Digitale Elektronik ·blabla ·08.02.2011 15:07 ·14 Antworten

Xilinxs Fehlermeldung CPLD

Webpack sagen? Werde daraus einfach nicht schlau habe quasi nur einen process auf dem Ding (XC9572) laufen ungefähr so process (Error1, Error2, CLK) begin if (Error1 = '1' or Error2 = '1') then PORT <= (others => z); elsif (CLK'event and CLK = '1') then if (Schalter =

FPGA, VHDL & Co. ·batch ·05.08.2010 11:49 ·7 Antworten

erweiterter Anfänger sucht Tutorial

#4256570: > Es gibt auch ein paar Schwachpunkte im Buch im > Beitrag "Re: Verständnisproblem Xilinx XC9572 CPLD" Danke gut zu wissen, schade das solche Listen nicht aktuell gehalten werden Ok die anderen beiden Threads hab ich mir durchgelesen und so verstanden das "The VHDL Cookbook" nochmal einen

FPGA, VHDL & Co. ·Dominik G. ·07.09.2015 12:55 ·19 Antworten

BoundaryScan

realisieren. Nun habe ich allerdings das Problem, dass ich auf dem Evaluation-Board nur 2 CPLD's (Xilinx XC9572 und Altera EPM7032) habe und diese laut BSDL-File kein User-Register besitzen. Jetzt dachte ich, dass ich die Testart INTEST verwenden kann um so die Daten ins Design zu bringen. Und dann den

FPGA, VHDL & Co. ·Martin ·21.05.2009 22:06 ·2 Antworten

AT90CAN, XMEM und LCD

getrennt ansprechen, daher dieser Hardwareaufwand. Ist aber nicht so wild, ein paar 74HC oder ein XC9572XL CPLD reichen dafür. 5. Denke daran, dass die Displays IO-Spannungen von 2.8 bis 3 V haben. Bei einem 5V AVR brauchst Du ohnehin Pegelwandler, da ist dann der zusätzliche Aufwand für die Latches

Mikrocontroller und Digitale Elektronik ·Chris ·25.09.2013 11:16 ·1 Antworten

Tausche viele µC STK's gegen CPLD/FPGA STK

Hallo Stephan, ich habe bei mir einen XC9572XL-Kit herumliegen. Wäre das etwas für Dich? Und wenn nicht, was würdest Du für Cypress PSoC First Touch haben wollen? MfG, Wincent

Markt ·Stephan ·09.08.2008 11:13 ·12 Antworten