-
Thread
bladeRF 2.0 micro – würdiger Nachfolger des bladeRF?
Ressourcen. Dazu setzt das [bladeRF 2.0 micro](https://www.nuand.com/bladerf-2-0-micro/) auf den [AD9361](http://www.analog.com/en/products/ad9361.html) von Analog Devices, welcher beispielsweise auch beim [Ettus USRP B210](https://www.ettus.com/product/details/UB210-KIT) Verwendung findet. Dadurch wird
die Konkurenz zu BladeRF. Der Selbe Transciver-IC wird auch nicht verwendet. BladeRF hat den AD9361 und Plute den AD9363. AD9363: Frequenz 325M - 3.8G, BW 20 MHz, $80.00 AD9361: Frequenz 70M - 6G, BW 56 MHz, $175.00 Siehe: http://www.analog.com/en/parametricsearch/10727
-
Thread
[verilog] vector or verknüpfen
Fehlermeldung aus. :( [c] ERROR: [DRC REQP-127] obuf_loaded: OBUF i_system_wrapper/system_i/axi_ad9361/inst/i_dev_if/i_tx_clk/i_tx_data_obuf pin O drives one or more invalid loads. The loads are: pptlogik/out_reg ERROR: [DRC REQP-127] obuf_loaded: OBUF i_system_wrapper/system_i/axi_ad9361/inst/i_dev_if
selbe Fehlermeldung: [c] ERROR: [DRC REQP-127] obuf_loaded: OBUF i_system_wrapper/system_i/axi_ad9361/inst/i_dev_if/i_tx_clk/i_tx_data_obuf pin O drives one or more invalid loads. The loads are: pptlogik/orrg_reg ERROR: [DRC REQP-127] obuf_loaded: OBUF i_system_wrapper/system_i/axi_ad9361/inst/i_dev_if
-
Thread
AdalmPluto SDR tx rtl sdr rx
ctx.items(): list.append(i) ctx = iio.Context(_context=list[0]) ctrl = ctx.find_device("ad9361-phy") txdac = ctx.find_device("cf-ad9361-dds-core-lpc") rxadc = ctx.find_device("cf-ad9361-lpc") # Configure transceiver settings ctrl.channels[0].attrs["frequency"].value = str(int(RXLO)) ctrl.channels
-
Thread
SDR und der Lokaloszillator
Wieso DDS? Laut dem Datenblatt des Frontends (AD9361) befinden sich in dem Chip "normale" PLLs. Das Frontend bekommt lediglich die 38,4 MHz.
C. W. schrieb im Beitrag #5587965: > Wieso DDS? Laut dem Datenblatt des Frontends (AD9361) befinden sich in > dem Chip "normale" PLLs. Das Frontend bekommt lediglich die 38,4 MHz. Sorry, da habe ich mich missverständlich ausgedrückt. Es gibt ja auch SDR´s die mit FPGA´s realisiert
-
Thread
Projekt-Idee: Zielerfassung anfliegende Drohnen Gesperrt
an_advanced_radio_communication_device_on_american_processors_found_in_the_shahed_136-4446.html Unten sind zwei AD9361 RF Tranceiver (https://www.analog.com/en/products/ad9361.html). Unter dem Alublech befindet sich vermutlich irgendein FPGA. Das Board scheint nicht speziell für eine Drohne gemacht zu sein. Wozu
-
Thread
KiCAD - Bauteileditor - mehrere Einheiten nachträglich
habe aus dem Netz eine Schaltplansymbol für ein Bauteil mit recht vielen Anschlüssen geholt - einen AD9361. Das Symbol ist auch richtig - aber es hat elle GND-Anschlüsse einfach übereinandergelegt und das gleiche mit allen Vdd-Anschlüssen gemacht. Ich sehe im Symbol also nur einen GND und einen Vdd-Pin.
-
Thread
Universelles SV-Modul mit ADC und DAC gesucht
einen integrierten Flash-Speicher und eignet sich für DC- und AC-Anwendungen. Analog Devices' AD9361: Ein hochleistungsfähiges, breitbandiges, duales transceiver-Modul mit integrierter DSP-Engine und einer Bandbreite von 70 MHz bis 6 GHz. Es eignet sich ideal für drahtlose Anwendungen und verfügt
-
Thread
Warum gibt es eigentlich so gut wie keine SDR mit FPGA?
Transceiver (im einfachsten Fall AD und DA Wandler, meist aber spezialisierte Bausteine wie dem AD9361) und etwas Datenverarbeitungslogik als Baugruppe kombiniere und Umgangssprachlich als SDR bezeichnet werden. Die USB Sticks mit RTL2832U sind die mit Abstand wohl einfachsten davon. Übrigens bezeichnen
-
Thread
Radio Frequency Transmitter
Board (wurden ja schon genannt HackRF, Pluto, ...) die das alles bereits in einem IC drin haben (AD9361, oder irgendwelche billigen Versionen von Lime) die alles drin haben. Mit Abschwächglied und Vorverstärker (LNA), passend dimensionierten Filter und und und. Sowas baut man nicht einfach mal so mit
-
Thread
Coole FPGA Projekte
Defined Radio) and offers full-stack 802.11a/g/n capabilities on FPGA and ARM Linux (Xilinx Zynq SoC + AD9361 RF front-end). It conforms with Linux mac80211 framework and behaves just like COTS Wi-Fi chip under Linux. The main components of the design are: RF front-end control; PHY; low-MAC; interfacing (DMA