-
Thread
Ethernet - Problem mit LAN8742
zuerst auch gedacht. Daher ist bei beiden Boards der STM32 auf IDLE und nur der GPIO für nRST des LAN8742 auf HIGH. Daher muss es schon ein Hardwareproblem sein.
Hallo, das Exposed Pad ist verlötet? Auch nicht den LAN8742 um 90° verdreht? Kann ja mal passieren 😃 Gruß Peter
-
Bild
Schaltplan einer Ethernet-Schnittstelle mit LAN-PHY und Magnetik
3V3_IO3, C252 10uF, C253 10uF, FB10, U18 LAN8720A-CZ, TXP, TXN, VDD1A, VDD2A, RXN, RXP, VDDIO, TXD0, TXD1, RXD0, RXD1, MDC, MDIO, CRS_DV, MODE0, MODE1, MODE2, R128 10k, R129 10k, R130 10k, R131 10k, R132 10k, C251 100nF, C254 470pF, R159 10k, R12 12.1R, U37 PT61018PEL, LAN_TX+, LAN_TX-, CT1, LAN_RX+, LAN_RX-, CT2, LAN_GRN, LAN_YLW, U39 DSC1001DI1-025.0000T, J17 SS-74301-001, LAN_YLW, LAN_TX+, LAN_TX-, CT1, LAN_RX+, LAN_RX-, CT2, LAN_GRN, LAN_YLW, R11 33R, R12 33R, R13 33R, R14 33R, C1 1uF, JP1, JP7
-
Bild
Schaltplan einer Ethernet-Schnittstelle mit USBC6-456C
+3V3_PER, R43, R44, R30, 10K, U9, TXEN, TXD0, TXD1, TXD2, PG11, PG13, RMII_TXD0, RMII_TXD1, PC1, PC5, R42, R41, 10K, RMII_RXD0, RMII_RXD1, R40, R33, R46, 1K, PA7, RMII_CRS_DV, R48, 33, PA1, RMII_REF_CLK, R47, 10K, X4, X53T-C10SSA-25.000MHz, 30pF, C43, U9, TXP, TXN, RD+, RD-, R53, R51, R52, 50, Diff Pair 100ohm, USBC6-456C, Vbus, I/O1, I/O2, I/O3, I/O4, GND, L2, BEAD, C48, 100nF, +3V3_PER, U11, TMS-1102NL, TD+, TD-, RD+, RD-, TX+, TX-, RX+, RX-, CT, 16, 15, 14, 13, 12, 11, 10, 9, 8, 7, 6, CN14, Shield, LED(Yellow)_A, LED(Yellow)_K, LED(Green)_A, LED(Green)_K, R56, R57, R55, 75, 75, 75, R67, R66
-
Thread
STM32H7: PH1-OSC_OUT als Clock für Ethernet verwenden?
LAN8742A: "The device can accept either a 25 MHz crystal or a 25 MHz single-ended clock oscillator (±50ppm) input." Wie bekommt man diese Genauigkeit mit den internen Oszillatoren und PLLs eines H7 ohne
Chris schrieb im Beitrag #7907390: > lwIP klappt problemlos mit dem LAN8742A auf dem STM32H7. _Was_ hast du denn an Funktionen überprüft?
-
Thread
LAN8742A-CZ-TR: RX- und TX-Leitungen kreuzen
Hi, ich versuche gerade, einen Ethernetanschluss mit einem LAN8742A zu realisieren. Mein Problem jetzt: Die (symmetrischen) Leitungen RX and TX vom Netzwerkstecker zum LAN8742A kreuzen sich! Keine Ahnung, warum das genau passiert, aber ich vermute, das liegt daran
Chris schrieb im Beitrag #7894705: > ich versuche gerade, einen Ethernetanschluss mit einem LAN8742A zu > realisieren. Das Ding ist für 100 MBit-Ethernet. > Mein Problem jetzt: Die (symmetrischen) Leitungen RX and TX > vom Netzwerkstecker zum LAN8742A kreuzen sich! Kein Problem, nimm
-
Thread
Umstieg auf 6 Lagen? Welche Signale wohin?
bestanden. Layer 2 (GND) und Layer3 (+3V3) sind ausgeblendet. Was jetzt neu hinzukommt ist ein LAN8742A Ethernet PHY, welcher über RMII mit dem STM kommunizieren soll. -> Im Bild der Bereich mit den Airwires. Grundsätzlich bekomme ich die Leitungen vom RMII Interface nicht mehr sauber - damit meine
-
Thread
Ethernet mit STM32F767ZI, LAN8742a und BEL (08B0-1B1T-36-F)
sich vom PHY zum MagJack kreuzen würden habe ich RX+- mit TX+- paarweise getauscht. Das sollte lt. LAN8742A mit Auto-MDIX funktionieren. Den PHY-Reset Pin habe ich auf den MCU GPIO gelegt. Mein Signale sehen für meinen Wissensstand sehr gut aus (siehe Bilder bei Aushandlung 100Mbit): - Gutes 50MHz
-
Bild
Schaltplan eines USB-Controllers mit LAN8742A
C21, 100nF, C22, 5.6uF, GND, FLAG, PHY_VDDA, C36, 10uF, C37, 100nF, C38, 100nF, C39, Decoupling, LAN8742A_VDDA, US, USBIC6-45CB, MagJack, TX_P, TX_N, RX_P, RX_N, RMI4_TX_P, RMI4_TX_N, RMI4_RX_P, RMI4_RX_N, RMI4_TX_END, RMI4_MDIO, RMI4_MDC, RMI4_REFCLK, PHY_RST, RMI4_MDIO, RMI4_MDC, RMI4_REFCLK, XTAL1
-
Thread
PCB für DP83848, Entwurf
einfacher, vor > allem wenn man einen Controller mit integriertem MAC zur Hand hat. Oder sowas wie LAN8742. Ist kleiner, hat weniger Außenbeschaltung. > Der X2 Oszillator für die 50 MHz sieht mir gigantisch groß aus. Ist der > wirklich so groß? Ich hätte da eher 3.2x2.5mm oder so erwartet. Ich
-
Thread
Frage zu RMII Ethernet Switch
Inbetrieb zu nehmen. Die Software für die Ethernet Kommunikation wurde auf dem STM32H7 Nucleo mit einem LAN8742A bereits erfolgreich getestet. Nun steht die Inbetriebnahme mit dem KSZ8873RLL an. Ein Link von meinem Laptop zum Switch IC kommt zustande, den ganzen ARP Traffic etc. sehe ich auch auf den RXD Pins
tatsächlich "managen" musst bevor er so funktioniert wie du es für erforderlich hältst. Einfach einen LAN8742A durch einen KSZ8873RLL ersetzen und korrekt anschliessen wird wohl nicht reichen. Da du dazu keine Angaben gemacht hast muss man erst mal davon ausgehen dass du nichts dafür getan hast.
-
Thread
STM32F107 Ethernet Interface
läuft der Link mit 10 MBPS und half duplex, was dann keinen Datenaustausch erlaubt. Ist aber mit LAN8742. Es zeigt aber wie bescheiden der STM generierte Code an dieser Stelle ist. Weiteres Highlight ist, das der Phy init die Adressen 0...31 durchprobiert, obwohl der LAN8742 per strapping nur auf 0 oder
-
Bild
Schaltplan eines Ethernet-PHY-Chips
Ethernet - PHY, C6 470pF C12 1uF, U4 LAN8742A-CZ-TR, PHY RXD0, PHY RXD1, PHY TXD0, PHY TXD1, PHY TXEN, PHY CRS DV, PHY MDC, PHY MDIO, R7 10k, R8 10k, R9 10k, R10 10k, R11, R12, R13 10k, R14 10k, R15 33, R16 1.5k 0.1%, R21 12.1k, X2 ASE-25.000MHZ-LC-T
-
Thread
lwIP, STM32H7, DMA, Cache und DHCP mag nicht
von ST nicht immer perfekt ist oder sehe ich nur den Wald vor lauten Bäumen nicht mehr? Das PHY (LAN8742) init geht schief, es wird eine falsche PHY Adresse ermittelt. Der Code dazu sieht mir sehr strange aus: im SMR steht in Bits 0:4 die Adresse drin, per Hardware kann nur 0 oder 1 eingestellt werden
github.com/JojoS62/Test-H743ZI2-lwip/blob/79bd3eb6f7d82179384d7a70a9411745cac3ca20/Drivers/BSP/Components/lan8742/lan8742.c#L101-L126 wird in einer for Schleife eine variable addr gegen die aus dem SMR verglichen und wenn es nicht passt wird addr inkrementiert. Kann sowas Sinn machen? Dann habe ich für
-
Thread
STM32 NUCLEO H743ZI - Ethernet / WebServer-Probleme
= enable, CPU DCache = enable 7. DANACH: LWIP = enable 8. LWIP_Plattform_Settings Driver_PHY = LAN8742 9. LWIP_General_Settings DHCP = disable; IP-Adresse/Netmask/Gateway eintragen 10. CORTEX_M7_Parameter_Settings: Cortex Memory Protection Unit Control Settings - MPU Control Mode -> Privileged accesses
-
Thread
Problem mit Versorgung u. Debugger
Hi zusammen, ich habe gerade ein Custom Board hier und versuche den Ethernet IC (LAN8742AI) darauf in Betrieb zu nehmen. Auf dem Board ist noch ein STM32H7. Es ist ein Schaltregler 12V->5V drauf und ein LDO 5V-3V. Wenn ich über den 12V Eingang speise geht der Ethernet IC nicht (keine
-
Thread
CubeIDE1.9 Konfiguration LAN8742
1.7 zu Version 1.9. Vorher hatte ich nie ein (bzw. sehr lange) keine Probleme mit der Kombination LAN8742 - lwip auf dem F407 bzw. diversen F7xx. In der CubeIDE wird der Treiber beim F4 für die PHY LAN8742 seit dem Update separat unter Drivers/BSP aufgeführt. Ich vermute hier mein Problem. Wenn ich
. Wenn ich nun ein Projekt mit dem F439 aufsetze muss ich unter lwip->Platform Settings die Phy LAN8742 auswählen. Die weitere Konfiguration übernehme ich wie vom F7. Das Board fährt normal hoch. Beim Initialisierungsprozess der LAN8742 scheint alles zu laufen (u.a. Reset Routine). Dennoch ist das
-
Thread
Layoutempfehlung RMII
Hallo! Gegeben ist ein STM32F767BI (TQFP208) und ein LAN8720A/LAN8742A PHY (sind pinkompatibel zueinander), die per RMII verbinden sind. Die RMII-SIgnale sind auf ca 58mm+-4mm length-matched. Kürzer geht nicht, weil das Pinout bei ST etwas blöd ist und die RMII-SIgnale
-
Thread
[S] LMR50410YQDBVRQ1
ich mich über Feedback freuen! PS: Mir fehlen noch einige andere Teile: 3x STM32F429ZIT6 , 3x LAN8742, 20x INA219AIDCNR, 20x DMPH6050SFGQ-7, 16x OPA2192IDGKR...) auch über die würde ich mich freuen :) Viele Grüße Achim
-
Thread
Einstieg(scontroller) in Ethernet Kommunikation mit STM32
orientieren, ST verwendet den LAN8720 (ist auch auf den Waveshare drauf), neuere Boards den moderneren LAN8742A. Für die Basisfunktionalität sind die Register gleich, aber die PHY haben auch eine Adresse die per Hardware gesetzt ist. Wenn die nicht passt, dann sucht man da erstmal weil nix geht. Im Cube kann
-
Thread
Ethernet Phy LAN8742A RX Error
der LAN8742 hat doch selber eine PLL und läuft mit 25 MHz Quarz/ext. Clock.
sicher gehen will verfolgt man "die reine Lehre", und die sagt: Quarzoszillator oder Quarz direkt am LAN8742A.
-
Thread
Ethernet mit STM32F207ZGT, LAN8742a und HR911105A
Hallo Forum, ich bin gerade dabei, einen STM32F207ZGT mit dem Microchip Phy LAN8742A und einem HR911105A (RJ45 Stecker mit Magnetics) in Betrieb zu nehmen. Der LAN8742A ist mit den Config-Pins auf Auto-Negotation eingestellt. Im Grunde an dieser Steller der Nachbau des Nucleo-F207ZG
jo mei schrieb im Beitrag #6352180: > Nachdem der LAN8742A ja überall > auf den Nucleo Boards drauf ist sollte das ja problemlos > funktionieren. Genau das war der Grund, warum ich mich für den LAN8742A entschieden habe. Den Aufbau habe ich auch
-
Thread
STM32 eval board mit MAC aber ohne Eth PHY für SPE
Im Anhang ein Bild von meinen Testaufbauten mit F407 Chinaboards, LAN8742 Phy und RMII. Nicht ideal und sicher nicht für Wind und Wetter, aber funktioniert, auch mit beim Übetragen mehrerer Megabytes oder Tests mit apache-jmeter. Nur die billigen Dupontkabel kann ich nicht
-
Thread
[STM32] Empfang RAW Ethernet Frame
Empfänger überprüfen, ob da was > passiert ist. Wird via Autonegotiation ausgehandelt. Der PHY (LAN8742) meldet, dass alles passt. foobar schrieb im Beitrag #6151005: > Um es dem Empfänger möglichst einfach zu machen, also Broadcast-Pakete > mit einem bekannten Ethertype verschicken. Dergute
-
Thread
Anschluss Ethernet Stecker auf PCB
Hallo, ich nutze den LAN8742A. Finde leider keine Angaben zum Anschluss des CMCs im Datenblatt ode sonstiger Dokumentation des Herstellers. Auch eine Internetrecherche brachte sehr widersprüchliche Ergebnisse und leider nur für
Hier noch mehr Informationen: ww1.microchip.com/downloads/en/DeviceDoc/LAN8742A%20QFN%20Rev%20A%20Schematic%20Checklist.pdf
-
Thread
Hat jemand STM32F7 mit dem DP83848 zum Laufen gebracht?
schon den STM32F7 mit einem DP83848 PHY zum Laufen gebracht hat. Ich hab's mit dem Disco board, den LAN8742 und die STM32 Beispiele geschafft, aber frage mich ob das mit dem anderen PHY gehen wuerde. Es gibt mehrere Beispiele mit dem STM32F4 und den DP83848, die werde ich mir auch mal anschauen. Cheers
-
Thread
STM32F746 Discovery Schlafmütze
Server zu erhalten. Da mbed rtos nicht in Frage kommt vermute ich das die Defaulteinstellungen des LAN8742A Chips nicht stimmen. Weiß einer welches Bit in welchem PHY Register zu setzen ist um diesen Effekt abzuschalten? m.f.G. Dieter Gräf
Dieter Graef schrieb im Beitrag #4545728: > vermute ich das die > Defaulteinstellungen des LAN8742A Chips nicht stimmen. Du meinst dass der irgendwann nur noch ICMP Pakete, aber keine IP Pakete mehr durchlässt? Klingt unwahrscheinlich, da der PHY sich den Payload der Frames gar nicht anschauen
-
Thread
Ethernet PHY für RMII mit 25Mhz gesucht
Das STM32F7 Disco-Board macht das, die nutzen einen LAN8742a-cz den Schaltplan kannst du dir anschauen. Ob der 407 den Clock-Eingang für ETH_RMII hat, den die in dem Beispiel nutzen ka.
CAN-Fan schrieb im Beitrag #4487739: > die nutzen einen LAN8742a-cz Hmm, das ist ein 24 pol. QFN. Mal schauen, ob ich das mit der Hand löten kann.
-
Thread
Welcher PHY für STM32F4x7
verstehe: in context von Ethernet, wo taucht da PHY-ID auf? und warum finde ich in Datasheet von LAN8742A kein PHY-ID?
Das ist sogar im Datenblatt des LAN8742A erstaunlich gut erklärt. Außerdem schreibst Du hier im falschen Thread.
