-
Datei
TEM_uni_5_adc_stream.vhd
=> AD7356_12_SDO_A, AD7356_SDO_B => AD7356_12_SDO_B); AD7356_34: AD7356 port map( clk80 => clk80, data_ready => AD7356_34_data_ready, data_a => AD7356_3_data, data_b => AD7356_4_data, AD7356_nCS => AD7356_34_nCS, AD7356_SCK => AD7356_34_SCK, AD7356_SDO_A => AD7356_34_SDO_A, AD7356_SDO_B => AD7356_34_SDO_B); AD7356_56: AD7356 port map( clk80 => clk80, data_ready => AD7356_56_data_ready, data_a => AD7356_5_data, data_b
in „Wie Clockdomain crossing für FT232H, wie debuggen?“ · FPGA, VHDL & Co. ·
-
Datei
TEM_uni_5_adc_stream.vhd
=> AD7356_12_SDO_A, AD7356_SDO_B => AD7356_12_SDO_B); AD7356_34: AD7356 port map( clk80 => clk80, data_ready => AD7356_34_data_ready, data_a => AD7356_3_data, data_b => AD7356_4_data, AD7356_nCS => AD7356_34_nCS, AD7356_SCK => AD7356_34_SCK, AD7356_SDO_A => AD7356_34_SDO_A, AD7356_SDO_B => AD7356_34_SDO_B); AD7356_56: AD7356 port map( clk80 => clk80, data_ready => AD7356_56_data_ready, data_a => AD7356_5_data, data_b
in „Wie Clockdomain crossing für FT232H, wie debuggen?“ · FPGA, VHDL & Co. ·
-
Datei
TEM_uni_5_adc_stream_bench.vhd
LED_o: out std_logic; -- FT232RL UART FT232RL_RX: in std_logic; FT232RL_TX: out std_logic; -- ADCs AD7356_12_nCS: out std_logic; AD7356_12_SCK: out std_logic; AD7356_12_SDO_A: in std_logic; AD7356_12_SDO_B: in std_logic; AD7356_34_nCS: out std_logic; AD7356_34_SCK: out std_logic; AD7356_34_SDO_A: in
in „Wie Clockdomain crossing für FT232H, wie debuggen?“ · FPGA, VHDL & Co. ·
-
Datei
AD7356.vhd
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use ieee.numeric_std.ALL; entity AD7356 is Port( clk80 : in std_logic; data_ready : out std_logic; data_a : out std_logic_vector(11 downto 0); data_b : out std_logic_vector(11 downto 0); AD7356_nCS : out std_logic; AD7356_SCK : out std_logic; AD7356_SDO_A : in std_logic; AD7356_SDO_B : in std_logic); end AD7356; architecture Behavioral of AD7356 is signal counter :unsigned(3 downto 0):=(others => '0'); signal data_buffer_a, data_buffer_b : std_logic_vector
in „Wie Clockdomain crossing für FT232H, wie debuggen?“ · FPGA, VHDL & Co. ·
-
Datei
ADUM_AD7356.vhd
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use ieee.numeric_std.ALL; entity ADUM_AD7356 is Port( clk80 : in std_logic; data_ready : out std_logic; data_a : out std_logic_vector(11 downto 0); data_b : out std_logic_vector(11 downto 0); AD7356_nCS : out std_logic; AD7356_SCK : out std_logic; AD7356_SDO_A : in std_logic; AD7356_SDO_B : in std_logic); end ADUM_AD7356; architecture Behavioral of ADUM_AD7356 is signal counter :unsigned(3 downto 0):=(others => '0'); signal data_buffer_a, data_buffer_b
in „Wie Clockdomain crossing für FT232H, wie debuggen?“ · FPGA, VHDL & Co. ·
-
PDF
Rauschen.pdf
7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 AD7356_B |12 Bit |5 MSamples/s |64k Samples (Es wurden nur 11 Bits verwendet - 6,54 mV/Kanal) 45000 41057 40000 35000 30000 24464 25000 20000 15000 10000 5000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 14 0 0
in „Noch ein ADC Board für Trenz Electronic FPGA Modul“ · Projekte & Code ·
-
PDF
JVC_rv-nb20b_Schema.pdf
SPINDLE TXTCK, TXTD LCDCS, LCDRSSCL MOTOR /RST_DSP DI901 LCDXRESET VOL BTL AMP. DQSY, BLKCK TRE DRMUTE AD0 to AD1MLD, MDATA LCD BASS F C PC2 D0 to D3 STAT, MCLK W N IC671 CDDOOR 5 0 CDDOOR IC902 RESET SW 6 3 DRAM RESET /DCAS /DRAS /CAS CASCNT IC682 /RAS Q9004 BUP IC251 RASCNT BACK UP SMUTE UNIT REGSAFE X251
in „JVC Boomblaster - 12V/230V unterschiedliche Bassstärke“ · Analoge Elektronik und Schaltungstechnik ·
-
Datei
tfrec-d-dump.txt
00ab 1 0156 1 0156 0 02ad 0 02ad 1 055a 1 055a 1 0ab5 0 156b 1 0ab5 0 156b 1 2ad6 1 2ad6 0 55ad 0 55ad 1 ab5a 1 ab5a 0 56b5 0 56b5 1 ad6a 1 ad6a 0 5ad5 0 5ad5 1 b5aa 1 b5aa 0 6b55 0 6b55 1 d6aa 1 d6aa 0 ad55 0 ad55 0 5aaa 0 b554
in „SDR-Dekoder für TFA KlimaLogg Pro/IT+ Temperatursensoren“ · Projekte & Code ·
-
Datei
version_1p3_assembler.lst
********************************************** 2882: ; 2883: 0AD1 D1 9B GLN: ACALL DP_B ;GET THE BEGINNING ADDRESS 2884: ; 2885: 0AD3 E0 FL1: MOVX A,@DPTR ;GET THE LENGTH 2886: 0AD4 FF MOV R7,A ;SAVE THE LENGTH 2887: 0AD5 DF 05 DJNZ R7,FL3 ;SEE IF END OF FILE 2888
in „Basic für 80C31“ · Mikrocontroller und Digitale Elektronik ·
-
Datei
DATEN.LST
2765 0ACC F6 .byte 246 2766 0ACD F6 .byte 246 2767 0ACE F6 .byte 246 2768 0ACF FF .byte 255 2769 0AD0 FF .byte 255 2770 0AD1 F6 .byte 246 2771 0AD2 F6 .byte 246 2772 0AD3 F6 .byte 246 2773 0AD4 F6 .byte 246 2774 0AD5 F6 .byte 246 2775 0AD6 F6 .byte 246 2776 0AD7 D6 .byte 214 2777 0AD8 D4 .byte 212 2778
in „Daten auf EPROM 27c512LC brennen / ERTEC PGS53 / Adapter ADPL34/35“ · PC Hard- und Software ·
-
Datei
disassebled_original_working.asm
0f 91 pop r16 1aca: 0c 94 42 05 jmp 0xa84 ; 0xa84 <attachInterrupt> 1ace: 24 30 cpi r18, 0x04 ; 4 1ad0: 11 f4 brne .+4 ; 0x1ad6 <_Z12register_pcihhPFvvEh.part.4+0x50> 1ad2: 44 e0 ldi r20, 0x04 ; 4 1ad4: f7 cf rjmp .-18 ; 0x1ac4 <_Z12register_pcihhPFvvEh.part.4+0x3e> 1ad6: c2 2f mov r28, r18 1ad8: 44
in „Bizarrer Firmware crash - ATmega4808. Wie Debuggen?“ · Mikrocontroller und Digitale Elektronik ·
-
Datei
CMD_bm002_bm201.lst
1473 0ACA 7E LD A,(HL) 1474 0ACB B7 OR A 1475 0ACC 20 DE JR NZ,L0246 1476 0ACE 18 CB JR L0247 1477 0AD0 05 DEC B 1478 0AD1 20 08 JR NZ,L0248 1479 0AD3 23 L0249: INC HL 1480 0AD4 23 INC HL 1481 0AD5 23 INC HL 1482 0AD6 04 INC B 1483 0AD7 7E LD A,(HL) 1484 0AD8 B7 OR A 1485 0AD9 20 F8 JR NZ,L0249 1486 0ADB
in „DDR Schach-Computer Chess Master Diamond reparieren (Dauerton)“ · Mikrocontroller und Digitale Elektronik ·
-
Datei
disassebled_minimal_change_crash.asm
0f 91 pop r16 1aca: 0c 94 42 05 jmp 0xa84 ; 0xa84 <attachInterrupt> 1ace: 24 30 cpi r18, 0x04 ; 4 1ad0: 11 f4 brne .+4 ; 0x1ad6 <_Z12register_pcihhPFvvEh.part.4+0x50> 1ad2: 44 e0 ldi r20, 0x04 ; 4 1ad4: f7 cf rjmp .-18 ; 0x1ac4 <_Z12register_pcihhPFvvEh.part.4+0x3e> 1ad6: c2 2f mov r28, r18 1ad8: 44
in „Bizarrer Firmware crash - ATmega4808. Wie Debuggen?“ · Mikrocontroller und Digitale Elektronik ·
-
Datei
Eeprom_2.txt
0ACB 4F LD C,A 1503 0ACC 66 LD H,(HL) 1504 0ACD 6D LD L,L 1505 0ACE 7D LD A,L 1506 0ACF 07 RLCA 1507 0AD0 7F LD A,A 1508 0AD1 6F LD L,A 1509 0AD2 E5 L0426: PUSH HL 1510 0AD3 D5 PUSH DE 1511 0AD4 C5 PUSH BC 1512 0AD5 CD 48 0C L0158: CALL L0156 1513 0AD8 47 LD B,A 1514 0AD9 20 05 JR NZ,L0157 1515 0ADB 32
in „Hilfe bei Z80 Opcodes“ · Mikrocontroller und Digitale Elektronik ·
-
Datei
Eeprom_1.txt
LD (HL),L 3272 1ACB 5A LD E,D 3273 1ACC 2E 62 LD L,62H 3274 1ACE 5A LD E,D 3275 1ACF 3C INC A 3276 1AD0 4D LD C,L 3277 1AD1 5A LD E,D 3278 1AD2 48 LD C,B 3279 1AD3 47 LD B,A 3280 1AD4 5A LD E,D 3281 1AD5 43 LD B,E 3282 1AD6 34 INC (HL) 3283 1AD7 5A LD E,D 3284 1AD8 CD 02 03 CALL L0079 3285 1ADB C3 2B
in „Hilfe bei Z80 Opcodes“ · Mikrocontroller und Digitale Elektronik ·
-
Datei
EPROM_0000_7FFF.lst
0ACB 4F LD C,A 1503 0ACC 66 LD H,(HL) 1504 0ACD 6D LD L,L 1505 0ACE 7D LD A,L 1506 0ACF 07 RLCA 1507 0AD0 7F LD A,A 1508 0AD1 6F LD L,A 1509 0AD2 E5 L0426: PUSH HL 1510 0AD3 D5 PUSH DE 1511 0AD4 C5 PUSH BC 1512 0AD5 CD 48 0C L0158: CALL L0156 1513 0AD8 47 LD B,A 1514 0AD9 20 05 JR NZ,L0157 1515 0ADB 32
in „Hilfe bei Z80 Opcodes“ · Mikrocontroller und Digitale Elektronik ·
-
PDF
M7000_US_2003.pdf
224 140 34 175 15 12 22 132S 216 58 260 140 37 180 18 14 30 132M 216 58 260 178 37 218 18 14 30 AC AD AG C H HH L LL O 63S 130 115 100 40 63 12 215 100 M20x1.5 63L 130 115 100 40 63 12 215 100 M20x1.5 71S 145 124 100 45 71 20 224 100 M20x1.5 71L 145 124 100 45 71 20 224 100 M20x1.5 80S 165 142 114 50
in „Frequenzumformer“ · Analoge Elektronik und Schaltungstechnik ·