Gast
#891052
Moin! Ich habe für mein VHDL Code unter ISE Prom- bzw. JTAG File generiert. Jetzt möchte ich das Prom File auf mein FPGA mittels JTAG-Kabel übertragen. aber es klappt nicht richtig. Muss ich irgednwelche Schalter und DIP Switches einstellen???? DANKE