Stromspitzen filtern mit MOSFET

Na, wenn der Schalter nicht sofort oeffnet. Das kann man erreichen indem 
man dem Gate eine Zeitkontante verpasst, von sagen wir 10ms. zB 1uF x 
10kOhm

Für sowas hat man früher mal NTCs verwendet

>Für sowas hat man früher mal NTCs verwendet

Das wäre allerdings zu einfach. Dazu ist heute mindestens ein FPGA 
notwendig

;-)

René, meinst du sowas?
R1/C1 machen den MOSFET langsam auf, beim Ausschalten soll C1 über D1 
und R2 zügig entladen werden.

Oder hätte ich mir den Post sparen können, da du die Antwort von 3361 
bereits in die Tat umgesetzt hattest?

HildeK,
deine Schaltung ist be der maximalen Gatespannung am Ende, bei einem 
Logiclevel FET kann das bei 10V schon der Fall sein. Dann muesste man 
das Gate schuetzen, dh ueber C1, mit einer Zehner.

Ja, du hast recht. Ich wollte nur das Prinzip zeigen. Danke für die 
Ergänzung.

Man könnte auch parallel zu C einen weiteren R schalten (statt Z-Diode) 
und so mit R1 einen Teiler schaffen, der verhindert, dass die max. 
Gatespannung überschritten wird. Das flacht die Flanke auch noch etwas 
ab.
Außerdem habe ich, glaub ich, am FET D und S vertauscht gezeichnet. 
Source muss an den Eingang.