Finde Verilogfehler nicht

[Frank (Gast)]

Hallo,

ich habe in mienem Verilog-Code folgende IF-Verzweigung:

If((CounterX>0) && (CounterY>0))
begin
R_schalten=1;
G_schalten=1;
B_schalten=0;
end


Da ist angeblich ein Fehler drin:

# ** Error: E:/VGA_Ansteuerung.v(87): near "begin": syntax error, 
unexpected "begin", expecting ';'
# ** Error: E:/VGA_Ansteuerung.v(93): near "begin": syntax error, 
unexpected "begin", expecting ';' or ','


Wo zum Teufel ist der Fehler?

Danke,
Frank

[graf von langenscheidt (Gast)]

Schreibt man begin und end vielleicht groß??

[Der M. (steinadler)]

da fehlt ein "then" nach der if-Zeile.

[Frank (Gast)]

Nein, das ist egal.

Weitere Ideen?

Frank

[Volker (Gast)]

Keine Ahnung, aber ist Verilog nicht case sensitive?
Schreib mal das "IF" klein.

Falls ich falsch liegen sollte, bitte Beitrag ignorieren.

[Frank (Gast)]

Da muss kein then hin.

[Frank (Gast)]

Das ist es. Danke.

[Analog (Gast)]

dann mach noch ein ; hinter das end