Timing Diagramm erklären

Hallo,
Daten an D0 - D13 anlegen
Steigende Signalflanke an Clock erzeugen, dann werden die Daten 
übernommen.
Fallende Signalflanke an Clock erzeugen und die Ausgangsspannung stellt 
sich ein.
Zeiten beachten!!!

Gruß

Also ich versuchs mal.
D0 - D13 können die Daten sich ändern während die Clock-Leitung entweder
HIGH oder LOW ist.

Data Setup Time beduetet, dass ab diesen Moment das Datenbit gesetzt 
sein sollte. Entweder Low oder High.

Sobalt aber ein wechsel Low auf High statt findet sollten die Daten 
während den 3ns ( Clock-Pulse High Time) stabil anliegen.

tSET ist wohl die Zeit die der Ausgang benötigt bis eine änderung 
stattfindet.



Vielleicht weis ja jemand noch besser.

Hier mal eine auszugsweise (relativ freie) Übersetzung aus dem 
Datenblatt:

"Die digitalen Daten werden bei der steigenden Taktflanke in ein 
internes Master-Slave Latch übernommen. Die gelatchten Daten werden bei 
der folgenden fallenden Taktflanke vom DAC übernommen."

Zum Timingdiagramm:

Normalerweise sollten in der Tabelle auch Mindestwerte angegeben sein. 
Da in diesem Datenblatt nur "TYP" (Typical Values) angegeben sind, 
unterstelle ich im Folgenden, dass es sich hierbei um die Mindestwerte 
(Minimal Values) handelt.

CLOCK:  Die Mindest-Low-Dauer der Clockleitung (t2) beträgt 3ns.
        Die Mindest-High-Dauer der Clockleitung beträgt ebenfalls 3ns.

D0-D13: Die Daten müssen in der Zeit von 1ns (tS/Setup Time) vor,
        bis 1,5ns (tH/Hold Time) nach der steigenden Clock-Flanke
        stabil anliegen. Ausserhalb dieses Zeitfensters ist ein
        beliebiger Wechsel an den Datenleitungen zulässig.

Iout:   Die Zeit zwischen der fallenden Clock-Flanke und der Änderung
        des Ausgangsstromes beträgt 1ns (tPD/Propagation Delay).

        Die Dauer des Einschwingvorganges beträgt 30ns (tSET/Setup Time)

Gruß,
Magnetus