Hallo, ich habe mit Verilog etwas gecodet und bekomme bei der Emulation mit ISE Xilinx den Fehler "Multi-source on Unit xxx on signal yyy; this signal is connected to multiple drivers." Jetzt weiß ich leider nicht, wo der Fehler ist. Compilieren hat ja geklappt. Frank
Typischer Anfänger-Fehler. 2 unterschiedliche Prozesse schreiben auf ein Signal. Ist das gleiche, als würdest du 2 Gatter-Ausgänge hart aufeinander schalten. Kompilieren klappt? Soso....das würde mich wundern.
>Compilieren hat ja geklappt. Bie Verilog ist das Compilieren nicht mehr als ein besserer Syntax-Check. Und der sagt nicht mehr, als dass du fähig bist, deine Tastatur richtig zu bedienen. Ob das Design später überhaupt in Hardware umgesetzt werden kann, entscheidet sich erst sehr viel später. Die Synthese kommt erst später. Und da geht es dann schief. >Jetzt weiß ich leider nicht, wo der Fehler ist. Da geht es dir wie mir. Du hast zur Fehlersuche aber die besseren Bedingungen, denn du hast die Quellcodes... BTW: Falsches Forum. Richtig wäre http://www.mikrocontroller.net/forum/fpga-vhdl-cpld
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.