Multi-source-Fehler bei Xilinx

Typischer Anfänger-Fehler. 2 unterschiedliche Prozesse schreiben auf ein 
Signal. Ist das gleiche, als würdest du 2 Gatter-Ausgänge hart 
aufeinander schalten.

Kompilieren klappt? Soso....das würde mich wundern.

>Compilieren hat ja geklappt.
Bie Verilog ist das Compilieren nicht mehr als ein besserer 
Syntax-Check. Und der sagt nicht mehr, als dass du fähig bist, deine 
Tastatur richtig zu bedienen. Ob das Design später überhaupt in Hardware 
umgesetzt werden kann, entscheidet sich erst sehr viel später.

Die Synthese kommt erst später. Und da geht es dann schief.


>Jetzt weiß ich leider nicht, wo der Fehler ist.
Da geht es dir wie mir.
Du hast zur Fehlersuche aber die besseren Bedingungen, denn du hast die 
Quellcodes...

BTW:
Falsches Forum.
Richtig wäre http://www.mikrocontroller.net/forum/fpga-vhdl-cpld