mikrocontroller.net

Forum: FPGA, VHDL & Co. Aufbau von Actels SVF Dateien?


Autor: jojansen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
ich habe ein langes Verify SVF File  von Actel mit dem ich per JTAG nur 
schauen will, ob ein FPGA (ProASIC3) beschrieben wurde oder nicht, also 
ein Blankcheck. Mit dem Resultat will ich entscheiden, ob das FPGA noch 
programmiert werden muss oder nicht mehr. Das Verify dauert mir über die 
gesamte Größe zu lange und versuche nun, das SVF auf eine FPGA Spalte zu 
kürzen, was aber nicht wirklich gelingt.
Kennt Jemand den Aufbau von Actels SVF Format? Z.B. finde ich nirgendwo 
eine Angabe über die Größe oder Anzahl der Spalten.
:-) Johannes

Autor: jojansen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Edit: Zeilen statt Spalten.
:-)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.