|
Anzeige
|
AD-Wandlung - Takt einen Einfluss?
Gast
#1002034
Guten Abend, mich würde mal interessieren, ob der Takt des Mikrocontrollers irgend einen Einfluss auf die analog/digital Wandlung hat. Also, ist der ADC genauer, wenn man einen externen Takt anschließt? Mein Gefühl sagt, es hat keinen Einfluss, da ja nur die Taktzyklen etwas länger oder kürzer dauern, aber da mich mein gefühl oft trügt dacht ich, ich frag noch mal nach. LG Alfred Der Takt für den ADC muß für optimale Genauigkeit in einem bestimmten Bereich liegen, bei AVRs zwischen 100 und 500kHz. Dieser Takt wird von der CPU-Frequenz heruntergeteilt. Was den CPU-Takt generiert, ist in dem von Dir angefragten Fall völlig egal.
Gast
#1002043
OK, ich danke dir! Das ist trotzdem schade, intern kann mein AVR nur 1MHz im kleinseten Fall generieren. Was solls, LG alfred
Gast
#1002045
.. der ADC braucht eine Weile (sukssesive Approximation) bis er den Wert ausspucken kann! also gild: je länger warten desto genauer (F=cont)
Gast
#1002055
edit: also gild: je länger DU warten kannst desto genauer (F=cont) Carsten wrote:
> also gild: je länger DU warten kannst desto genauer (F=cont)
Diese Aussage stimmt nicht ganz: Wenn die Frequenz zu langsam wird, dann
gibt es Offsetprobleme in den AC gekoppelten Stufen im ADC.
>Diese Aussage stimmt nicht ganz: Wenn die Frequenz zu langsam wird, dann >gibt es Offsetprobleme in den AC gekoppelten Stufen im ADC. Bzw. der Sample and hold-Kondensator verliert bereits Ladung, bevor der ADC den Spannungswert abtastet -> ausgegebener Wert zu niedrig.
Gast
#1002063
man.. ich habe vorausgesetzt, daß der Halte C die Spannung
über die Zeit halte kann.
Gast
#1002089
Hi >Das ist trotzdem schade, intern kann mein AVR nur 1MHz im kleinseten >Fall generieren. Was solls.... Der ADC hat einen eigenen Vorteiler. Damit wird der Takt für den ADC eingestellt. @Travel Rec >By default, the successive approximation circuitry requires an input clock frequency between 50 kHz and 200 kHz to get maximum resolution. >If a lower resolution than 10 bits is needed, the input clock frequency >to the ADC can be higher than 200 kHz to get a higher sample rate MfG Spess Antwort schreiben |
Anzeige
|
