Gast
#1054805
Liebe Forumgemeinde, Versuche mit einem MSP430 (8Mhz) ein Sender für ein DSSS-System zu realisieren. Dazu sollte dieser eine Binäre (PRN) Codesequenz bei 2.047Mhz, der Länge 2047*1000 ausgeben. Wenn möglich externer Clock. Da bei DSSS nur zwei "Muster" der Länge 2047 existieren, bieten sich die DMA-Kanäle an. Meine Idee war, dass ich pro Muster der Länge 2047 einen DMA Kanal nutze. Anschliessend kann "nur" noch zwischen den Kanälen gewechselt werden. Problem(e): Single-Modus: Maximale Geschwindigkeit bei 1.25Mhz, oder gehts schneller? Block Transfer: CPU Auslastung 100%! (wesshalb eigentlich?), dadurch kann nicht nahtlos zwischen den Kanälen gewechselt werden. Burst-Block Modus: Unbrauchbar, da nach jedem 4te Byte ein Unterbruch entsteht. Hat jemand eventuell eine Idee, Vermutung oder ein Lösungsansatz? ...oder gleich ein FPGA?