Gast
#1074139
Hallo, ich bin gerade dabei das Design Example 2 von Cypress, welches beim Cy7c67300 Developer Board auf der CD ist, so umzuschreiben, dass ich es auf dem Xilinx ML-402 Eval Board verwenden kann. In dem Example wird auf SIE-1 mittels Bulk Transfer eine Loopback Schleife gemacht. Jedoch ist auf dem ML-402 der SIE 1 nicht richtig angeschlossen und daher brauch ich das auf dem 2. Port. Wenn ich dann versuche über Labview mittels VISA damit zu kommunizieren bekomm ich immer einen Timeout. Irgendwie denk ich ja fast, dass es schon an Labview liegt. Muss ich bei der Kommunikation etwas beachten? Ich hoffe mir kann jemand mit den wenigen Informationen helfen. Weiß nicht genau, was ich schreiben soll. Thx, SiC!