Fehler in zwei seitiger Platine in DXP

OP #1080726 
Servus,

ich entwerfe gerade eine zwei seitige Platine mit Protel DXP. Auf einer 
Seite steht ein SMD-Chip, genau an der selben Stelle auf der anderen 
Seite möchte ich einen SMD-Widerstand anlegen, aber ein Fehler meldet 
sich (die Farbe wird grün, s. den Anhang). Ist dieses Anlegen zulässig, 
nicht?

MfG
Senmeis
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Gast 
Ja. Sicher, da muss man eine Ausnahme schreiben, in den Design rules. 
Allenfalls enable Zweiseitig, oder so.
Fragen wie diese stellt man bevorzugt im Altium forum. Dort sind alle 
Fachleute vertreten, auch die Entwickler. Dauert kaum mehr als eine 
halbe Stunde fuer eine Antwort.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Ich tippe mal auf falsche Einstellungen in den design rules unter dem 
Punkt "clearance" und "component clearance". Damit Du die Richtung mal 
grob abschätzen kannst, kannst Du unter "clearance" für "ALL" als Wert 
5mil eingeben und unter "component clearance" als Wert für "ALL" 
-1000mil. Bei "Component Clearance" kannst Du den Wert stehen lassen 
wenns nicht drauf ankommt. Bei "Clearance" würde ich für das/die IC(s) 
eine Regel schreiben.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
einfach? das ist nur blöd ... sorry.

du bekommst einen DRC weil altium lt. rules nicht kappiert das du das 
bauteil unterbei platzieren darfs -> wie hast du das bauteil nach bottom 
bekommen? X/Y/L ??
Antwort Zitieren Bearbeiten Löschen Melden Danke
OP 
Ich habe "Clearance" auf 5mil gesetzt und "Minimum Horizontal Gap" und 
"Minimum Vertical Gap" unter der Rubrik "Component Clearance" auf 
-1000mil gesetzt bei "Use Component Bodies", aber trotzdem bleibt der 
Fehler erhalten. Wie teile ich dem DRC mit, dass das Bauteil unten 
stehen soll?

Gruss
Senmeis
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Hi

Ich arbeite zwar nur mit den Vorgängern vom Altium Designer, aber bei 
mir ist 'Component Clearence' grundsätzlich abgeschaltet. Ich empfinde 
es eigentlich mehr als störend, als als hilfreich. Wenn du nicht 
grundsätzlich drauf verzichten willst, dann deklariere einfach eine 
Component Class mit den betreffenden Bauelementen und schalte für diese 
Class den Component Clearence ab.

MfG Spess
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Hi

Nachtrag: Ich habe das gerade mal mit DXP getestet. Mit 'Check Mode' = 
'Multilayer Check' bekomme ich keine Fehlermeldungen bei BEs auf 
unterschiedlichen Layern.

MfG Spess
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 17 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.