ABEL -> VHDL counter & state-machine

Rom L. Gast #1112435
Lesenswert?
• ▲
▼ 
hallo zusammen!

ich bin in sachen VHDL ein neuling und es gelingt es mir nicht, eine
bestehende ABEL-logik in VHDL zu realisieren, damits so funzt wie es
soll.

im dateianhang hab ich die relevanten teile des ABEL-codes mitgeschickt.

speziell geht es hier um die 'wait-state-erzeugung' (counter und
state-machine).

wie kann man den counter und die state-machine in VHDL am besten 
realisieren?

es waere super, wenn mir jemand von euch dabei helfen koennte!

vielen dank im voraus.

greets rom
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.