Forum: HF, Funk und Felder kritische Signalfrequenzen beim Leiterplattenentwurf


kritische Signalfrequenzen beim Leiterplattenentwurf
von Marlow (Gast)

Lesenswert?
• ▲
▼ 
Hallo zusammen,
ich wüsste gern ab welchen Signalfrequenzen man beim 
Leiterplattenentwurf besondere Massnahmen ergreifen sollte? Auf was muss 
man da so alles achten, wenn man z.B. Speicher an ein FPGA ran hängt bei 
500MHz?

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: kritische Signalfrequenzen beim Leiterplattenentwurf
von Michael X. (Firma: vyuxc) (der-michl)

Lesenswert?
• ▲
▼ 
Die 'rise time' und die 'fall time' sind das Problem, nicht die 
Frequenzen.
Faustregel: 1ns sind 15cm laufzeit. Ist die Länge der Leiterbahn etwa 
die hälfte der Laufzeit bei der rise/fall time, dann reicht der normale 
Wahnsinn. Bist du drüber, dann willkommen in der impedanzkontrollierten 
Welt.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: kritische Signalfrequenzen beim Leiterplattenentwurf
von Christian R. (supachris)

Lesenswert?
• ▲
▼ 
Oh holla, 500MHz. Das sind 2ns Periodendauer. Da hast du Anstiegszeiten 
im ps-Bereich. Also etliche GHz auf deiner Leiterbahn. Da gehört schon 
viel Fachwissen und Erfahrung dazu, das ordentlich hinzubekommen.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.