Ist zwar unwichtig, aber ich frage es mich trotzdem... Während meiner derzeitigen Cortex M3 Kennenlernphase spiele ich mit einem STM32 Derivat. Dabei fiel mir auf, dass das Reference Manual das embedded Flash aus dem Manual ausgegliedert hat. Dies fiel mir auf, als ich die waitstates auf 2 stellen wollte, bevor ich die 72MHz der PLL auf den AHB jage... Es steht zwar im Manual "stelle waitstates auf 2", man findet im Kapitel Memory Map sogar den Adressbereich der zum Flash gehörenden SFRs, aber die SFRs beschrieben werden in einem anderen Dokument -.- Weiß vllt jemand, wesegen das so gemacht wurde? Ich kann es mir nicht zusammenreimen...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.