Hallo zusammen, ich experimentiere erst seit kurzem mit VHDL und habe eine Frage. Wie wird das Coding unten auf Gatterebene realisiert? Was mir unklar ist: Wie wird in der Schaltung sichergestellt, dass Q erst beschrieben wird wenn der Adder (oder eine andere Operation) ein gültiges Ergebnis ausgibt?
1 | process(clock) |
2 | begin
|
3 | if (clock'event and clock='1') then |
4 | Q <= Q + X; |
5 | end if; |
6 | end process; |
Ciao, Chris