Hallo Leute, kann mir jemand erklären warum ein NMOS bei Ansteuerung mit 0 am Gate nicht den vollen Spannungspegel 1 an den Ausgang weitergeben kann? So wie ich das verstehe, schaltet man gerade aus diesem Grund einen PMOS parallel. Es heisst immer Vdd-Vth ist die maximale mögliche Spannung. Grüsse, Daniel
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.