Rechenfehler mit unsignd und integer constante

Gast #1326365
Hallo,

der folgende Code gibt mit modelsim eine Rechenfehler. Wenn row 1 ist, 
dann ist row_offset 759, wie es sein sollte. test ist aber 247, warum?


port (
row          : in std_logic_vector(8 downto 0);
 );

test: process(n_reset, clk )


        variable test       : unsigned(18 downto 0);
        variable row_offset       : unsigned(18 downto 0);

    begin
        if (n_reset = '0') then

        elsif(rising_edge(clk))then

                row_offset  :=(to_unsigned((758+1),10)*unsigned(row));
                test        :="0"&((758+1)*unsigned(row));

        end if;
    end process;

Ich hoffe einer hat eine Erklährung
>dann ist row_offset 759, wie es sein sollte. test ist aber 247

247 + 512 = 759
Das ist ein ganz einfacher Ueberlauf, genau wie in c oder jeder anderen 
Programmiersprache.
Auch in VHDL gilt: Erst die Operanden auf die Breite des Ergebnisses 
bringen, dann die Operation ausfuehren.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 17 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.