Hallo!ich arbeite mit quartus von altera,und habe jetzt ein Problem.ich möchte gerne von jemandem hier wissen,wie man den Clock nach einer gewissen anzahl von steigenden Flanken stoppen(d.h auf 0 setzen).wie kann man das denn realisieren? ich habe das schon mit vhdl geschrieben,aber es kommt immer die folgende Meldung: Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew. Info: Detected ripple clock varTeiler1:inst|enable as buffer ich wäre sehr dankbar,wenn mir einer hilft!!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.