Dual Port RAM gleichzeitig Beschreiben und Lesen (unterschiedliche Adresse)?

[Dicke F. (dicke_finger)]

Hallo,

irgendwie kommt das für mich im Datenblatt (DS235) nicht ganz klar 
rüber, also ich möchte einen Dual Port RAM, bei dem ich im worst case 
gleichzeitig auf Adresse A was schreiben will und gleichzeitig von 
Adresse B was lesen möchte.
Ist das mit dem Dual Core RAM IP möglich?
Ich nutze ein Xilinx Spartan3 FPGA und möchte praktisch einen FIFO 
realisieren, aber eben mit der Möglichkeit des simultanen Zugriffs von 
beiden Seiten (eine Seite nur Schreiben, die andere nur Lesen).
Danke für alle Tipps!

[Bernd G. (Gast)]

Das geht ganz locker und entspannt.

[Christian R. (supachris)]

Wieso dann nicht gleich einen FIFO? Ein FIFO ist doch dazu da, 
gleichzeitig bearbeitet zu werden.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> bei dem ich im worst case gleichzeitig auf Adresse A was schreiben will
> und gleichzeitig von Adresse B was lesen möchte.
Viel spannender ist, wenn von der gleichen Adresse gelesen werden soll 
und die Takte eine Winzigkeit vesetzt sind   :-o

[Fpgakuechle K. (Gast)]

Dicke Finger schrieb:
> Hallo,
>
> irgendwie kommt das für mich im Datenblatt (DS235) nicht ganz klar
> rüber, also ich möchte einen Dual Port RAM, bei dem ich im worst case
> gleichzeitig auf Adresse A was schreiben will und gleichzeitig von
> Adresse B was lesen möchte.
> Ist das mit dem Dual Core RAM IP möglich?
> Ich nutze ein Xilinx Spartan3 FPGA und möchte praktisch einen FIFO
> realisieren, aber eben mit der Möglichkeit des simultanen Zugriffs von
> beiden Seiten (eine Seite nur Schreiben, die andere nur Lesen).
> Danke für alle Tipps!

Entsprechend eingestellten Modus, check die Doku (bspw. DS099) nach den 
Stichworten:

No_Change oder READ_FIRST

(z.B.Block Ram data Operations).

MfG

[Dicke F. (dicke_finger)]

Vielen Dank Christian, tatsächlich funktioniert es auch mit dem FIFO-IP 
ohne Probleme mit dem gleichzeitigen Zugriff, das hatte ich nicht 
realisiert. Danke auch an alle anderen.