|
Anzeige
|
IO während Global Set-Reset fest nageln(XC3S250E )
Gast
#1413456
Hallo, ich steuere ein LVDS treiber(Enable Pin) mit XC3S250E. Alles soweit ganz ok, jedoch habe ich start probleme. Die FPGA Pins werden nach Konfig durch den internen "Global Set-Reset" (GSR) in ein def. zustand gebracht. genau hier schaltet mein LVDS Treiber ein und aus und ein! Kann mir vielleicht jemand sagen, wie ich das umgehen kann, so das der Treibernicht hin und her geschaltet wird? Herzlichen dank im vorraus!
Gast
#1413581
ext. pull down resistor
Gast
#1413602
ich probiere mal mit 10k aus. Danke.
Gast
#1413635
zu gross 2.2k
Gast
#1413677
kann ich auch dann den internen PU nehmen?
Gast
#1413707
na hangt ja von polaritat und pullup during config setting es ist bishen unterschiedlich per fpga famile wie man pre configuration pullups abschalten oder einschalten kann dein problem ist nicht GSR sonder VOR dem configuration wo FPGA leer ist.. Antti
Gast
#1413736
dann ist das der POR. Hmm, ich hab das dann wohl flasch verstanden. Ich probiere es nun mit dem internen PD. Herzlichen dank nochmal. Ajo
Gast
#1414056
internes pull up ist ja nicht aktiviert bis FPGA configuriert ist Antti
Gast
#1414066
DS312, Seite 18: During configuration a Low logic level on the HSWAP pin activates pull-up resistors on all I/O and Input-only pins not actively used in the selected configuration mode. Probier also mal HSWAP auf NULL zu legen.
Gast
#1414416
ups ich hatte gemeient programmable PULL DOWN ist nicht aktiviert Antti Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
