IO während Global Set-Reset fest nageln(XC3S250E )

[Ajo (Gast)]

Hallo,
ich steuere ein LVDS treiber(Enable Pin) mit XC3S250E.
Alles soweit ganz ok, jedoch habe ich start probleme.
Die FPGA Pins werden nach Konfig durch den internen "Global Set-Reset" 
(GSR) in ein def. zustand gebracht. genau hier schaltet mein LVDS 
Treiber ein und aus und ein!
Kann mir vielleicht jemand sagen, wie ich das umgehen kann, so das der 
Treibernicht hin und her geschaltet wird?
Herzlichen dank im vorraus!

[Antti Lukats (Gast)]

ext. pull down resistor

[Ajo (Gast)]

ich probiere mal mit 10k aus.
Danke.

[Antti Lukats (Gast)]

zu gross
2.2k

[Ajo (Gast)]

kann ich auch dann den internen PU nehmen?

[Antti Lukats (Gast)]

na hangt ja von polaritat und pullup during config setting

es ist bishen unterschiedlich per fpga famile
wie man pre configuration pullups abschalten oder einschalten kann

dein problem ist nicht GSR sonder VOR dem configuration wo FPGA
leer ist..

Antti

[Ajo (Gast)]

dann ist das der POR.
Hmm, ich hab das dann wohl flasch verstanden.
Ich probiere es nun mit dem internen PD.
Herzlichen dank nochmal.
Ajo

[Antti Lukats (Gast)]

internes pull up ist ja nicht aktiviert bis FPGA configuriert ist

Antti

[Uwe Bonnes (Gast)]

DS312, Seite 18:

During configuration a Low logic level on the HSWAP pin
activates pull-up resistors on all I/O and Input-only pins not
actively used in the selected configuration mode.

Probier also mal HSWAP auf NULL zu legen.

[Antti Lukats (Gast)]

ups ich hatte gemeient programmable PULL DOWN ist nicht aktiviert

Antti