resize() über Registerstufe führen?

Hallo,

wenn ich in VHDL eine mathematische Formel synthetisieren möchte, die 
aus mehreren elementaren Rechenoperationen besteht, dann sollte ich 
sicherlich hinter jedem Addierer, Subtrahierer etc. ein Register setzen, 
wenn ich eine hohe Taktgeschwindigkeit erzielen möchte. Soviel ist klar.

Aber wie sieht aus, wenn ich die resize-Funktion anwende (z. B. am 
Eingang einer Komponente. Würdet ihr das auch über ein Register führen 
(auch in Hinblick auf signed-Werte)? Oder gleich dahinter einen 
Addierer, Subtrahierer etc.? Was sagt da die "best practice"?

Ich habe bisher hinter resized-Funktionen immer ein Register gesetzt. 
Ich komme aber langsam ins Grübeln, ob das nicht reine 
Ressourenverschwendung ist.

Grüße,
Mike