Hallo zusammen, ich bin im Moment dabei meine erste Platine zu erstellen mit SP und Layout, doch beim ERC stoße ich immernoch auf die im Betreff genannte Warnung: "Netz N$27 überlappt Pin". Aber ich habe keine Ahnung wie ich dieses Problem beheben kann. Grüße Felix
... dieser Fehler allerdings nur bei dem oberen Pin der FET's auf. Stimmt was mit dem Baustein nicht ?
Habe gerade meinen Kaffeesatz weggeschüttet...... Warum werden die zur Hilfe nötigen Dateien nicht gepostet?
Weil das ein neues Produkt wird und es keine private sache ist und ich bin mir nicht so sicher ob das mein Chef so lustig findet wenn ich den SP und das Layout poste. :P
Nimm alles uninteressante raus und poste nur die .sch, sonst brauchst du hier auch nicht um hilfe zu bitten... Frank.
Der Beschreibung nach tippe ich darauf, dass entweder von einem waagrecht ausgerichteten Pin direkt nach unten eine Leitung gezogen wurde und somit einen Pin darunter überlappt (deswegen lege ich die Signale im SCH immer mindestens ein Raster in die gleiche Richtung wie den Pin, bevor ich einen Knick mache) oder in einem Symbol sind mehrere Pins übereinander gelegt. Beides sollte sich aber relativ leicht rausfinden lassen, schließlich steht in der Fehlermeldung ja auch die Koordinate, an der das Problem auftrat. Ralf
der fehler sagt doch schon alles. ein netz liegt über einem pin... der rest steht im handbuch. man könnte es sogar waren, google danach zu befragen. der erste hit ist übrigens ein link in genau das forum hier und liefert dir deine antwort...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.