mikrocontroller.net

Forum: FPGA, VHDL & Co. Quartus 9.0 Signale ohne Entity verbinden


Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
Ich hab ein FPGA Design welches aus mehreren IP Cores besteht. Zu 
Debugzwecken gibt es einen Debug-Core an den die zu überwachenden 
Signale angeschlossen werden müssen.
Um das tun zu können müsst ich ja jetzt alle Signale erst aus den IP 
cores bis in das TopLevel File führen.
Quartus selber ist ja aber in der Lage - z.B. bei der Verwendung des 
Signal Taps - direkt auf Signale zu verbinden ohne, dass diese im 
TopLevel bekannt sein müssen.
Hab ich auch die Möglichkeit über mehrere Hierarchy-Ebenen hinweg 
Signale verbinden zu können?
Vielleicht mit einem Aufruf ähnlich zu diesem:

pcixp:pci_xp_inst|pcixp_to_wb:refdesign|pcixp:reference_design|wbm_clk

Viele Grüße
Thomas

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.