Gast
#1432672
Hallo, habe nun meine Platine im Eagle fertig und den DRC durchgelaufen. Habe 640 Fehler, wobei die meisten "Clearance Errors" bei den Via's sind und ich das nicht ganz verstehe: Ich habe bei allen Bausteinen, die eine Ground-Fläche zur Kühlung auf der Rückseite haben, auf dem gegenüberliegenden Außenlayer eine entsprechend gleiche Fläche mit dem Polygon-Befehl gezeichnet und dann mit zahlreichen Via's durchkontaktiert. Nur zeigt der DRC mir bei allen diesen Durchkontaktierungen einen "Clearance" Fehler an, obwohl beide Flächen sowie alle Via's zum gleichen Signal gehören und Eagle sie auch richtig verbindet und nicht ausspart nach dem "Ratsnest" Befehl. - Kann das daran liegen, dass diese Massefläche zur Kühlung in der Library als "Pad" gezeichnet würde und man keinen Durchkontaktierungen im Pad setzen kann? - Kann man auftretende Fehler, die man quasi akzeptiert, ausblenden? Ansonsten ist's relativ unübersichtlich mit der Fehlerauswertung beim DRC. LG Mille