Tach zusammen ... Versuche grad mal meine VHDL-Codes ein wenig aufzuräumen und hab mir dabei die eingebundenen Packages mal genauer angeguckt. Leider hab ich innerhalb dieser VHDs noch ein wenig Probleme im Verständnis des Codes. Sehe ich das richtig, das ich bei Verwendung der numeric_std.all, das Package std_logic_arith nicht mehr benötige? Unsicher bin ich mir diesbezüglich auch noch bei der std_logic_unsigned, da auch in der numeric_std ein Datentyp unsigned definiert ist. Und wofür steht eigentlich rein Interesse halber das STD, ... und warum steht es nur bei der numeric_std hinten während die anderen mit STD_ anfangen ... Fragen über Fragen ... Gibt hier doch bestimmt "Pofis" die sich damit auskennen, oder? Gruß, Stefan K.
> Sehe ich das richtig, das ich bei Verwendung der numeric_std.all, das > Package std_logic_arith nicht mehr benötige? Du benötigst es nicht nur nicht, du darfst das nicht mehr verwenden, weil sonst Doppeldeutigkeiten auftreten können. Zur numeric_std: http://www.lothar-miller.de/s9y/categories/16-Numeric_Std > Und wofür steht eigentlich rein Interesse halber das STD STD heisst Standard. Ob der Standard hinten oder vorn ist, das ist gerade mal egal...
Gast
#1441422
Ich verweise auch gern hierhin, da sind die Unterschiede tabellarisch aufgelistet: http://www.dz.ee.ethz.ch/en/information/hdl-help/vhdl-sources.html Duke