Übersetzung Verilog -> VHDL

Moderator (Firma: Titel) Persönliche Seite #1452594
Lesenswert?
• ▲
▼
Hans Hirsch schrieb:
> könnte mir jemand helfen den Code in VHDL zu übersetzen?
Nein, ich bin kein Verilog-Spezi, aber die Funktion ist so offen 
dargelegt, da kann doch eigentlich nichts schiefgehen:
Das ist lediglich ein Multiplexer, der über einen Zustandsautomaten 
state jeweils beim BaudTick weitergeschaltet wird. Zum Schluss wird 
das Ganze in der vorletzten Zeile noch auf den Ausgang registriert.


BTW:
Sammelst du möglichst viele Arten, einen UART-Sender zu implementieren? 
Ich kann mir vorstellen, das ist auch ein hübsches Hobby...  ;-)
Moderator (Firma: Titel) Persönliche Seite #1452945
Lesenswert?
• ▲
▼
Also, ich hatte jetzt mal 10 Minuten Zeit.... :-/

Der Baudratengenerator ist im Original-Verilog-Code arg umständlich
(unverständlich) beschrieben, den habe ich etwas vereinfacht. Im Anhang
der VHDL-Code und ein Screenshot der Waveform vom Simulator...

BTW:
Wie weit ist die Suche nach Konvertierungsprogrammen gediehen?  ;-)
Angehängte Dateien:

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren