'x' einem std_logic_vector zuweisen

OP #1453175
Lesenswert?
• ▲
▼
hallo,

hab mal wieder n kleines problemchen.
ich habe hier diese anweisung:
1
with ram_sw select   
2
  add_b <= std_logic_vector(wr_adr_b) when '1'
3
, std_logic_vector(rd_adr_b) when '0', 'xxxxx' when others;

leider kann ich hier ja keinen unbestimmten wert einem std_logic_vector 
zuweisen. wenn ich es weglasse ist es ja nicht falsch, aber die 
simulation tut dann nicht.
wenn ich z.b. ein std_logic typ habe dann kann ich da einfach ein < 
...,'x' when others  > dahinter setzen, nur wie mache ich das bei vector 
types?

mfg

Andi

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.