Hallo an Alle,
ich habe leider immer wieder Probleme mit dem Xilinx EDK.
Zunächst einmal die Vorgeschichte:
Ich habe mir vor eine Weile ein kleines Board mit Xilinx Spartan3E
gekauft. Leider musste ich feststellen, dass ich mit dem EDK 10.1 die
Beispielprogramme auf meinem Windows XP (32Bit) Rechner generieren
konnte. Es kamen mehrere Fehlermeldungen. Daraufhin habe ich mit dem
Entwickler des Boards gesprochen. Dieser meinte, dass es von PC zu PC
immer wieder solche Probleme gibt. Ich habe auf seinen Rat hin den
Rechner neu aufgesetzt und ohne Anti-Viren Software das EDK 10.1
installiert. Daraufhin funktionierte alles perfekt, bis eines Tages mein
Rechner den Geist aufgegeben hat.
Ich habe jedoch eine Sicherung meines Projektes gehabt und konnte die
Arbeit ohne Probleme auf meinem Notebook fortsetzen.
Etwas später habe ich auf dem Notebook zum EDK 11.3 gewechselt. Auch
dies funktionierte soweit ganz gut.
Inzwischen habe ich mir einen neuen Rechner zugelegt, Windows XP SP3 und
ohne Anti-Viren Software das Xilinx EDK 11.3 installiert. Nun muss ich
feststellen, dass das Generieren eines Designs einfach nicht klappen
will. Beispiel Projekte, mein eigenes und auch ganz neu Aufgesetzte
Projekte lassen sich nicht generieren und ich habe keine Ahnung was da
schon wieder los ist.
Ich habe eigentlich auch keine Lust jedes mal meinen Rechner zu
formatieren, wenn die Xilinx Software nicht richtig läuft.
Kennt irgendjemand diese Probleme oder hat jemand eien Idee, wie man
dieses aus der Welt schaffen kann?
Vielen Dank für Eure Hilfe!
Lieben Gruß,
ChrisB
Nimm Quartus! Die Xilinx Software wird immer verrückter und aufgrund der
Tatsache, dass die quasi alles in DOS Boxren starten, wird es immer
wieder Probleme mit Windowsversionen, Win-Systemdateien, Timing ud
threading geben.
Das ist bei denen Programm-Philospie! Solche Abkacker gehören bei der
Arbeit mit Xilinx einfach dazu.
Die Firma hat auch kein Interesse das zu ändern. Wir haben mehrfach
schon über den Support versucht, an Xilinx heranzutreten und die zu
bewegen, mehr Fokus auf Stabilität zu legen anstatt ständig bunti-klicki
zu implementieren und immer wieder was umzukrempeln und doch alles beim
alten zu lassen.
Keine Chance! Und wir nehmen für >14 Mio Chips von denen im Jahr ab.
"Das Design will nicht klappen" ist keine Fehlermeldung. Lies die
Fehlermeldungen, die EDK ausspuckt genau durch. Meistens sind sogar die
Abhilfen mit in der Fehlermeldung angegeben. Viele Sachen, die die 9.2
noch als Warnung ausgespuckt hat, sind jetzt Fehlermeldung, speziell was
Place&Route betrifft. Da muss man einige Umgebungsvariablen setzen.
Ja, die Fehlermeldungen habe ich nicht gepostet, da es inzwischen schon
sehr viele waren, die ich gesehen habe, obwohl das Design auf meinem
Notebook keine Probleme macht.
Im aktuellen Fall habe ich folgende Fehler:
ERROR:EDK - C_NCK_PER_CLK (IPNAME:mpmc, INSTANCE:DDR_SDRAM) - child
killed:
SIGABRT
ERROR:EDK:1585 - IPNAME:mpmc INSTANCE:DDR_SDRAM -
C:\Xilinx\11.1\EDK\hw\XilinxProcessorIPLib\pcores\mpmc_v5_03_a\data\mpmc
_v2_1
_0.mpd line 749 - error computing override value for C_NCK_PER_CLK
using tcl
ERROR:EDK:440 - platgen failed with errors!
Wenn ich den MPMC raus nehme kommt Xilinx bis zu der Stelle:
NGCBUILD done.
*********************************************
Running Xilinx Implementation tools..
*********************************************
xflow -wd implementation -p xc3s1600efg320-4 -implement xflow.opt -ise
../__xps/ise/system.ise system.ngc
Release 11.3 - Xflow L.57 (nt)
Copyright (c) 1995-2009 Xilinx, Inc. All rights reserved.
xflow.exe -wd implementation -p xc3s1600efg320-4 -implement xflow.opt
-ise
../__xps/ise/system.ise system.ngc
PMSPEC -- Overriding Xilinx file
<C:/Xilinx/11.1/EDK/spartan3/data/spartan3.acd>
with local file <c:/Xilinx/11.1/ISE/spartan3/data/spartan3.acd>
.... Copying flowfile c:/Xilinx/11.1/ISE/xilinx/data/fpga.flw into
working
directory E:/Design/implementation
Using Flow File: E:/Design/implementation/fpga.flw
Using Option File(s):
E:/Design/implementation/xflow.opt
Und dann läuft die Software und läuft, aber es passiert nichts mehr.
Ich habe daraufhin nach einiger Zeit das Generieren abgebrochen und
festgestellt, dass im Ordner implementation die Dateien system.ucf und
xflow.opt nicht zu öffnen sind (mit nem Editor). Es kommt dabei die
Meldung "Zugriff verweigert". Auf meinem Notebook jedoch kann die die
Datieen ohne Probleme öffnen.
Die system.ucf zum Beispiel wird doch eigentlich nur aus dem Ordner Data
kopiert oder nicht? Anscheinend geht selbst das schief.
Eine Neuinstalllation der Xilinx Umgebung hat auch nichts gebracht.
Momentan versuche ich einfach mal, das komplette Xilinx/11.1 Verzeichnis
meines Notebooks auf meinen Rechner zu kopieren und mit dem vorhandenen
zu ersetzen. Obs was bringt weiss ich nocht nicht, aber vielleicht geht
ja auch etwas bei der Installation schief.
Lieben Gruß,
ChrisB
Hm, also der zweite Fehler klingt nach einem Problem mit den
Zugriffsrechten auf der Platte. Ich teste mal bei mir ein S3e
Beispielprojekt zu übersetzen....hab 11.3 auf Vista x86 hier.
Ja an die Zugriffsrechte habe ich zunächst auch gedacht, aber ich weiss
nicht was ich dagegen machen soll. Ich bin als Administrator an meinem
Rechner angemeldet und darf und kann eigentlich alles machen, was ich
will...
Auf der Festplatte ist aber genug Platz frei, oder? Wenn da irgendwann
der Speicher ausgeht, kommen auch die seltsamsten Fehlermeldungen.
Ich lasse eben mal das Spartan 3e Board Design mit den
Standard-Komponenten durchlaufen....dauert noch etwas, Synthese ist
schon mal durch, jetzt rödelt er auch bei
Using Flow File: D:/FPGA/S3E_EDK/implementation/fpga.flw
Using Option File(s):
D:/FPGA/S3E_EDK/implementation/xflow.opt
Mal sehen, ob er fertig wird.
Hmm also wenn ich das ganze Projekt auf meiner C-Platte generieren lasse
funktioniert das Generieren. Es hängt sich nicht ber der oben genannten
Stelle auf.
Gibt es dafür Erklärungen? Ich habe doch auf meiner C: und E: Platte
überlicherweise genau die gleichen Rechte oder nicht?
Der erste Fehler bleibt jedoch, wenn ich den MPMC nicht raus nehme. Da
weiss ich auch noch nicht so genau, wie ich das Problem löse.
Habe bei Xilinx jemanden gefunden, der das gleiche Problem hat:
http://forums.xilinx.com/xlnx/board/message?board.id=EDK&thread.id=11282
Ich hoffe da kann mir jemand weiterhelfen...
Hallo Christian,
wird Xilinx bei dir mit dem Generieren fertig?
Bitte probier mal ein neues Projekt mit Xilinx Spartan 3A DSP 1800
Starter Kit aufzusetzen (alles auf Standardeinstellungen lassen bei dem
Wizard) und versuch das Design mal zu generieren.
Bei mir kommt selbst dann das Problem mit dem MPMC.
Würde mich interessieren, ob das bei dir auch so ist. Ich weiss, dass
ich das Problem bei mir an auf dem Arbeitsrechner nicht habe.
Gruß,
ChrisB
Nö, ist nicht fertig geworden. Ich hab dann nach 2h abgebrochen. Sehr
seltsam, muss aber an irgendwas im S3e liegen, denn ein V4 Design hab
ich schon fertig durchgerödelt bekommen. Ich teste nochmal gegen auf C:
Also dass es am S3E liegt kann ich mir nicht vorstellen. Beim S3A DSP
klappts auch nicht... Es muss irgendwie ein generelles Problem sein,
wobei dann komisch, ist, dass du schonmal ein Design hinbekommen hast.
Hast du mal geguckt, ob du die implementation/system.ucf und
implementation/xflow.opt öffnen kannst? Ich vermute das ghet dnan bei
dir auch nicht.
Ich blicke nicht durch, was Xilinx da gefuscht hat. Solche Probleme
sollte eigentlich nicht auftreten.
Stimmt, da muss ich mich korrigieren. Der letzte Durchlauf des V4
Designs war vor dem 11.3 Service Pack. Ich teste gerade mal das S3E
Design auf C:, aber da bleibt er genauso hängen. Sowas blödes. Muss man
für EDK wohl auf die 11.1 zurück gehen. Damit hats auf jeden Fall
geklappt, hatte da nämlich bei der 10.1 Schwierigkeiten mit der Lizenz
für den TEMAC, aber bei 11.1 klappt das nun endlich korrekt, der HW-IP
wird ordentlich erkannt...
Bei mir klappt leider nichtmal die 11.1er Version auf meinem Rechner.
Auf meinem Notebook klappt es mit beiden Versionen.
ICh gehe immernoch davon aus, dass es garnicht an den Verisonen oder am
Design liegt. Es muss etwas sein, was den PC selbst oder andere Software
auf dem PC betrifft.
Ich hate schon bei der 10er Verison mal Probleme mit Anti-Viren
Software. Habe danach formatiert und das Xilinx Studio ohne vorherige
Anti-Viren Software installiert. Da hat es dann geklappt. Kann natürlich
auch sein, dass es nicht an der Anti-Viren Software lag, sondern an
einer anderen, die ich dann nicht installiert hatte.
Mal sehen, was passiert, wenn ich die jetztige Installation auf meinem
Rechner mit der Installation meines Notebooks überschriebe.
Hm, seltsam. Da müsste ich das am Montag auf Arbeit mal testen, da haben
wir XP Maschinen mit McAffee. Hier hab ich Vista mit Avast. Das ucf kann
ich zumindest im XPS selbnst öffnen, das .opt nicht. Vista meint dann,
ich hätte keine Berechtigung und kommt mit dem UAC Prompt. Das ist
bestimmt so ein UAC Bug, sowas hab ich auch manchmal bei Elementen im
Startmenü, die lassen sich trotz Admin-Rechten nicht verschieben. Ich
konnte auch als Admin in der Konsole nichtmal die beiden Dateien
kopieren. very strange.
Sooo, ich habe Neuigkeiten.
Das Kopieren der Xilinx Software vom Notebook (wo alles funktioniert) zu
meinem Rechner (der lauter Fehlermeldungen ausspuckt) hat leider nichts
gebracht.
Ohne MPMC und auf der C-Platte kommt folgende Fehlermeldung:
xflow done!
touch __xps/system_routed
xilperl C:/Xilinx/11.1/EDK/data/fpga_impl/observe_par.pl -error yes
implementation/system.par
make: *** [implementation/system.bit] Error 53
Done!
Nach dieser Meldung habe ich mal gegoogelzt und bin auf folgendes
gestoßen:
http://forums.xilinx.com/xlnx/board/message?board.id=EDK&thread.id=11199
Nachdem ich die Datei msvcr71.dll vom Xilinx Verzeichnis nach
Windows/system32 kopiert habe läuft jetzt alles perfekt durch.
Bleibt nur die Frage, warum die Datei im system32 Verzeichnis fehlt...
Vielen Dank für deine Hilfe, Christian!
Lieben Gruß,
ChrisB
So, hab mal auf Arbeit getestet. Das Default Design für das ML405 Board
neu angelegt und es ist komplett durchgelaufen bis zum Bit-File. Wer
weiß, welches Programm da die MS VC++ Runtime DLLs durcheinander
geschmissen hat....
