mikrocontroller.net

Forum: FPGA, VHDL & Co. webpack 10.1


Autor: Carlos Josef (amigo)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
wenn ich simulieren will bekomme ich immer diese meldung

ERROR: Signal Unknown signal received

mit quartus von Altera geht super aber ich will das mit webpack 10.1 
machen

hat jemand eine Idee wie ich das beheben oder ignorieren kann

danke

Autor: Maik H. (littlechip)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das ist wieder so ein Posting bei dem man sich schon fragen muss, was 
fuer Leute hier so unterwegs sind...

Autor: Troll (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>hat jemand eine Idee wie ich das ... ignorieren kann ?
Einfach die Augen schliessen

Autor: Carlos Josef (amigo)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
an Little Chip
was brauchst du um meine frage zu vertsehen?
ich habe ein programm geschrieben fehler frei und mit quartus von altera 
simuliert ;klappt alles gut
das gleiche programm mit webpack 10.1 meldet auch fehler frei nur bei 
der simmulation kommt diese meldung: ERROR: Signal Unknown signal 
received
in der forum vn xilinx wird als tipp angegeben dass ich sp2 insallieren 
muss .habe ich auch gemacht klappt nicht danke

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Carlos Josef schrieb:
> was brauchst du um meine frage zu vertsehen?
Wann kommt die Meldung?
Steht da sonst noch was?
Kommen beim Übersetzen irgendwelche Warnungen?
Welchen Simulator verwendest du mit dem Webpack 10.1?

Autor: Carlos Josef (amigo)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich benutze ise simulator von webpack10.1

behavioral simulation :
Started : "Editing Tbw file".
Running ISim simulation engine ...
This is a Lite version of ISE Simulator(ISim).
ERROR: Signal Unknown signal received
Process "Editing Tbw file" failed

synthesitz : Process "Synthesis" completed successfully

generate post-synthesis simulation model:
Started : "Generate Post-Synthesis Simulation Model".
INFO:NetListWriters:633 - The generated Verilog netlist contains Xilinx 
UNISIM
   simulation primitives and has to be used with UNISIM simulation 
library for
   correct compilation and simulation.
INFO:NetListWriters:678 - Setup Simulation
INFO:NetListWriters:688 - To perform a setup simulation, specify values 
in the
   Maximum (MAX) field with the following command line modifier:
INFO:NetListWriters:659 - -SDFMAX
INFO:NetListWriters:669 - Hold Simulation
INFO:NetListWriters:689 - To perform the most accurate hold simulation, 
specify
   values in the Minimum (MIN) field with the following command line 
modifier:
INFO:NetListWriters:660 - -SDFMIN
INFO:NetListWriters:665 - For more information on how to pass the SDF 
switches
   to the simulator, see your Simulator tool documentation.

Process "Generate Post-Synthesis Simulation Model" completed 
successfully

danke

Autor: Carlos Josef (amigo)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich hoffe dass ich eine Antwort kriege

Autor: Andy (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

habe dasselbe Problem mit Win7 + Webpack 10.1.
Laut Xilinx liegt das an einer Inkompatibilität bzw. daran, dass Win7 
offiziell nicht unterstützt wird.
Die Fehlermeldung ist dann "Signal unknown signal received".

Wen es interessiert:
http://forums.xilinx.com/xlnx/board/message?board....

Webpack 11 funktioniert allerdings problemlos.

Aber falls jemand eine brauchbare Lösung hat 10.1 trotzdem unter win7 
zum Laufen zu bekommen - her damit ;)

VG,
Andy

Autor: Andy (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich bins nochmal...
Problem gelöst.

Hier ist die Lösung, welche bei mir geholfen hat...wie gesagt Win7:

services.msc  starten (.z.b. Commandozeile oder Windows Suchfeld (start)
den Dienst "WebClient" starten


Dann sollte es gehen mit isim.

VG und viel Erfolg.
Andy

Autor: Carlos Josef (amigo)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
danke andy aber ich benutze wista ;soll ich einfach webpack 11 
runterladen ?
danke

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.