ARM PLL Konfiguration

Ich bin hier offenbar auf eine kleine Hardwareeigenart getroffen.

http://www.keil.com/support/docs/3306.htm

also demnach BRCLK und FMICLK halbieren.. und das funktioniert sogar :)

Gruß,
Rumkugel

hmm, ok, dann poste ich mal mein setting.

1

SCU_MCLKSourceConfig(SCU_MCLK_OSC);     // MSTR = OSC 

2

SCU_PLLCmd(DISABLE);                    // disable PLL  

3

SCU_BRCLKDivisorConfig(SCU_BRCLK_Div1); // BRCLK = MSTR = 96MHz (SSP & USART) 

4

SCU_RCLKDivisorConfig(SCU_RCLK_Div1);   // RCLK  (CPUCLK) = MSTR  

5

SCU_PCLKDivisorConfig(SCU_PCLK_Div2);   // PCLK  (APB bus clock)   = RCLK/2 

6

SCU_HCLKDivisorConfig(SCU_HCLK_Div1);   // HCLK  (AHB bus clock)   = RCLK 

7

8

// diese beiden Zeilen sind neu:

9

SCU_BRCLKDivisorConfig(SCU_BRCLK_Div2);  

10

SCU_FMICLKDivisorConfig(SCU_FMICLK_Div2);

11

12

SCU_PLLFactorsConfig(192,25,2);   // PLL = 96 MHz  

13

SCU_PLLCmd(ENABLE);               // Enable PLL

14

SCU_MCLKSourceConfig(SCU_MCLK_PLL);   // MSTR = PLL

Also wie gesagt, es läuft ja nun, aber würd natürlich auch gern wissen, 
weshalb, bzw. weshalb vorher nicht..

Gruß,
Rumkugel

Sobald ich nur diese eine Zeile ausklammere, startet der Controller 
bereits nicht mehr.

1

SCU_FMICLKDivisorConfig(SCU_FMICLK_Div2);

Das ist schon ziemlich ärgerlich, denn ich wäre gern so schnell wie 
möglich unterwegs...

Gruß,
Rumkugel

Offen gesagt bin ich ziemlicher Anfänger auf diesem Gebiet (ARM) und 
Flash-Waitstates sagen mir erstmal garnix..

Gruß,
Rumkugel

Besten Dank erstmal soweit.

hab dies noch in meiner startup912.s gefunden:

[avrasm]

 /*; --- wait states Flash confguration */

        LDR     R6, = 0x00080000     /*;Write a Write Flash 
Configuration */
        LDR     R7, =0x60            /*;Register command (60h) to any 
word*/
        STRH    R7, [R6]             /*;address in Bank 1.*/


        LDR     R6, = 0x00083040     /*;Write a Write Flash 
Configuration  */
        LDR     R7, = 0x3            /*;Register Confirm command (03h)*/
        STRH    R7, [R6]             /*;2Wstaites in read,PWD,LVD 
enabled, */
                                     /*;High BUSCFG.*/

[avrasm]

sagt mir erstmal garnix.
Aber ich schau mal in das Flash Programming Manual

Gruß,
Rumkugel

So richtig schlau bin ich aus dem Flash Programming Manual leider nicht 
geworden. Ich denke aber ich benötige diese Konfiguration:

1

FMI_Config(FMI_READ_WAIT_STATE_3, FMI_WRITE_WAIT_STATE_0, FMI_PWD_ENABLE, FMI_LVD_ENABLE, FMI_FREQ_HIGH);

Die Zeile habe ich hinter dem PLL Disable und vor dem PLL Enable 
platziert, aber leider hilft es nichts. Ohne FMICLK Divisor läuft gar 
nichts.

Steht die Zeile nun an der falschen Stelle, habe ich noch mehr 
vergessen, oder stimmt die Konfiguration nicht?

Gruß,
Rumkugel