Frage zum Warning Latch

Igor Gast 20.01.2010 16:39 #1562691

Lesenswert?

•

Hallo

eine Frage zum Latch. Ich möchte auf einem 12 bit Ausgang entweder ein 
Signal oder das anderes Signal geben also ein Switch. Im 3 fall soll er 
auf beim letzten Wert bleiben. Dazu habe ich folgendes programmiert :

FLASH_ENABLE                          : in   std_logic;  
-----------
Signal BRAM_WRITE_OR_READ_ENABLE      : std_logic:='0';
Signal BRAM_OUT_DATA_1                : std_logic_vector  (11 downto 0);
Signal SWITCH                         : std_logic_vector (1 downto 0);
SWITCH <= (BRAM_WRITE_OR_READ_ENABLE, FLASH_ENABLE);
with SWITCH select  
  WEITERGABE_DATEN_BRAM<=  BRAM_OUT_DATA_2     when  "01",
                  BRAM_OUT_DATA_1              when  "11",
                  WEITERGABE_DATEN_BRAM        when others;


Jetzt kommt die Warnung Latch gefunden... und im Prinzip will ich ja 
auch ein Speicherzustand.

So ist das gutes Design? Oder kann ich die auch schöner umschreiben, so 
das das Signal immer hin und her Schaltet und beim 3 Fall da bleibt wo 
er zu letzt war.



Danke


Gruß Igor

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Lothar M. (lkmiller) Moderator (Firma: Titel) 20.01.2010 16:45 #1562705

Lesenswert?

•

▲
▼

Was passiert denn, wenn du SWITCH von "11" nach "00" schaltest, und 
zwischendurch ein kurzer Glitch mit "01" auftritt?

> Oder kann ich die auch schöner umschreiben,
Ja, indem du den FPGA-Takt nimmst, und den Speicher 
WEITERGABE_DATEN_BRAM damit synchron taktest.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Igor Gast 20.01.2010 17:19 #1562766

Lesenswert?

•

▲
▼

Hi, naja der Switch ist kein physikalischer switch, das FLASH_ENABLE 
wird nach eine Trigger erzeugt und dauert dem entsprechend, und 
BRAM_WRITE_OR_READ_ENABLE wird in einem Zustandsautomat definiert. Also 
alles eigentlich mit Takten.


Ändert das was?

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Lothar M. (lkmiller) Moderator (Firma: Titel) 20.01.2010 18:20 #1562862

Lesenswert?

•

▲
▼

> Ändert das was?
Jain, du wirst trotzdem Glitches haben, denn die Laufzeiten der Signale 
in SWITCH sind sicher unterschiedlich. Ob dein Design das aushält mußt 
du selber bewerten.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Igor Gast 21.01.2010 10:35 #1563645

Lesenswert?

•

▲
▼

Hallo,


danke für die Antwort irgendwie funzt das nicht so...


Gruß

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Andreas B. (bergy) (Firma: www.collion.de) 24.01.2010 06:56 #1567600

Lesenswert?

•

▲
▼

Igor schrieb:
> Hi, naja der Switch ist kein physikalischer switch, das FLASH_ENABLE
> wird nach eine Trigger erzeugt und dauert dem entsprechend, und
> BRAM_WRITE_OR_READ_ENABLE wird in einem Zustandsautomat definiert. Also
> alles eigentlich mit Takten.

Wenn Du eh alles getaktest hast, was hindert Dich dann dein CASE in 
einem getakteten Prozess zu stecken? Damit hast Du die unterschiedlichen 
Latenzen deiner beiden Signale vom Switchvector elemeniert und XST gibt 
auch Ruhe...

Gruß

Andreas

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren