Gast
#1637158
Hallo, ich muss einen Datenbus mit 32Bit Breite und 400MHz Abtastfrequenz speichern. In meiner Schaltung wurde nur ein 100MHz SRAM und 50MHz Quarzossizaltor eingeplant und nun hänge ich an der Umsetzung fest. Mein Lösungsvorschlag: Die 50MHz Taktfrequenz wird mit einer DCM Stufe um den Faktor 4 erhöht. Die Samplestufe mit Multiplexer 32 to 64 Bit Multiplexer arbeitet dann mit 200 MHz und die ersten 32 Bit sind die älteren Daten. Das Verfahren wurde vom Sump LA abgeschaut. Wie bekomme ich nun meine Daten 64Bit breit in ein 32Bit breites SRAM ohne Waitstates? Muss in das HW Design ein zweites SRAM mit 32Bit eingeplant werden ?