XMega EBI und 2x SRAM

Ich weiß, etwas ungeduldig... aber hat keiner eine Antwort?

Was steht wohl im Datenblatt?
Normalerweise hat man das gelesen bevors ans LP-Design geht.

Yes, hab ich doch gelesen. Nur kapier ich es nicht. Mir geht es 
hauptsächlich um die CS Pins. Adressen festzulegen geht ja in den 
einzelnen CS-Blöcken.

"The data memory address space associated for each chip select is 
decided by a configurable base address and address size for each Chip 
Select."

Bis hierher ist noch klar:

"The base address is the lowest address in the address space for a chip 
select. This decides the first location in data memory space where the 
connected memory hardware can be accessed."


verwirrend ist für mich Erstens das hier:

"The base address associated with each chip select must be on a 4 Kbyte 
boundary, i.e to address 0, 4096, 8192 etc."

-> ich habe 4MB x2 ?????

Außerdem verwirrt mich auch noch das hier:

"Each column in Figure 24-1 on page 269 shows enabled chip select lines 
(CSn), and the address lines available on unused chip select lines 
(Ann)."

-> Die Adressierung erfolgt ja bis A18. Oder ist das nur gemeint, wenn 
man niedrigere Adresszuweisungen hat und CS-Pins übrig bleiben?!?
Nur ist dann auch der jeweilige CS-Pin für den jeweiligen Block 
zuständig?

MfG
Steffen