AT90PWM3B, Takt und PLL

marc Gast #1656850
Lesenswert?
• ▲
▼ 
Mahlzeit!
Kann mir mal jemand sagen, ob ich das Datenblatt richtig verstanden 
habe:

Bezieht sich auf Kapitel 7 und das Bild auf Seite 37
Der externe Quarzoszillator (8MHz) wird durch 8 geteilt (nicht CKDIV8!) 
und in der PLL mit 64 multipliziert. Diese 64MHz werden, wahlweise noch 
durch zwei dividiert, der PSC zugeführt und durch vier dividiert (16MHz) 
an den Prozessorvorteiler geleitet. Der Prozessorvorteiler ist per 
Fusebit CKDIV8 auf 1:1 oder 1:8 einstellbar. Weiterhin kann er 
nachträglich mit dem Register CLKPR variiert werden.

Die machen mich wahnsinnig!
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 16 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.